特許
J-GLOBAL ID：200903049164957467
スナバ回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-203209
公開番号（公開出願番号）：特開平11-055945
出願日： 1997年07月29日
公開日（公表日）： 1999年02月26日
要約：
【要約】【課題】 スイッチング電源装置のスナバ回路に関し、スイッチング損失を低減する。【解決手段】 電界効果トランジスタ等によるメインスイッチSW1と逆位相にオン,オフ制御される且つダイオードD2を並列接続した構成の電界効果トランジスタ等による同期整流スイッチSW2と、この同期整流スイッチSW2に並列に接続したスナバ用コンデンサC3と、駆動信号P1によりメインスイッチSW1をオンとした時に、駆動信号P2により同期整流スイッチSW2をオフとし、メインスイッチSW1をオフとした時に、スナバ用コンデンサC3に放電電流が流れ、次にダイオードD2に電流が流れた後の零電圧状態で同期整流スイッチSW2をオンとする制御回路1を備えている。
請求項（抜粋）：
メインスイッチと逆位相にオン,オフ制御され且つダイオードを並列接続した構成の同期整流スイッチと、該同期整流スイッチと並列に接続したスナバ用コンデンサと、出力端子間に接続した平滑用コンデンサと、前記出力端子間の出力電圧を一定化するように前記メインスイッチのオン,オフを制御し、該メインスイッチをオンとした時に前記同期整流スイッチをオフとし、前記メインスイッチをオフとした時に前記スナバ用コンデンサに放電電流が流れ且つ前記ダイオードに電流が流れた後の遅延時間を設定して零電圧状態で前記同期整流スイッチをオンとする構成の制御回路とを備えたことを特徴とするスナバ回路。
IPC (3件)：
H02M 3/28
, H02M 1/08 331
, H02M 3/155
H02M 3/28 F
, H02M 3/28 R
, H02M 3/28 T
, H02M 1/08 331 Z
, H02M 3/155 F
, H02M 3/155 H
, H02M 3/155 R
