特許

J-GLOBAL ID：200903049437413139

配線形成方法

発明者： 鄭 基市 ,  佐藤 浩 ,  丸茂 吉典 ,  小池 淳一
出願人/特許権者： 東京エレクトロン株式会社 ,  小池 淳一
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願2003-056615
公開番号（公開出願番号）：特開2004-266178
出願日： 2003年03月04日
公開日（公表日）： 2004年09月24日
要約：

【課題】配線膜中の応力集中を抑制することにより、ボイドの発生を抑制することができ、断線し難い配線を形成することができる配線形成方法を提供する。【解決手段】ウェハW上の層間絶縁膜1に配線溝2を形成し、その後、層間絶縁膜1上にバリアメタル膜3、シード膜4、及び配線膜5を形成する。配線膜5が形成された後、配線膜5上に保護膜6を形成し、配線膜5をアニールする。更にその後、保護膜6、及び配線溝2内に埋め込まれた部分以外の配線膜5を除去する。【選択図】 図1

請求項（抜粋）：

表面に凹部又は開口部を有する基板上に配線膜を形成する配線膜形成工程と、 前記配線膜上に保護膜を形成する保護膜形成工程と、 前記配線膜を加熱して、前記配線膜を焼き締める焼き締め工程と、 前記保護膜、及び前記凹部内又は開口部内に埋め込まれた部分以外の配線膜を除去する保護膜・配線膜除去工程と、 を具備することを特徴とする配線形成方法。

IPC (1件)：

H01L21/3205

FI (1件)：

H01L21/88 K

Fターム (24件)：

5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ48 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR11 ,  5F033RR29 ,  5F033WW03 ,  5F033XX19

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-264010   出願人：株式会社東芝
• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願2002-223078   出願人：株式会社ルネサステクノロジ, 株式会社日立超エル・エス・アイ・システムズ