特許
J-GLOBAL ID:200903012151057970
半導体装置の製造方法および半導体装置
発明者:
,
,
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2002-223078
公開番号(公開出願番号):特開2004-063980
出願日: 2002年07月31日
公開日(公表日): 2004年02月26日
要約:
【課題】銅を主成分とする主導体膜を含む埋込配線の信頼性を向上させる。【解決手段】半導体基板上の絶縁膜25に配線溝を形成する。それから、配線溝の底面および側面上を含む絶縁膜25上に導電性バリア膜27を形成し、導電性バリア膜27上にシード膜を形成する。そして、シード膜上に銅を主成分とする主導体膜29をめっき法で形成する。その後、400°C以上の温度で第1の熱処理を行い、主導体膜29の結晶粒を成長させる。絶縁膜25上の不要な導電性バリア膜27、シード膜および主導体膜29を除去し、配線溝内に導電性バリア膜27、シード膜および主導体膜29を残すことにより、配線40を形成する。それから、100〜250°Cの範囲内の温度で第2の熱処理を行う。このように第1の熱処理よりも低い温度で第2の熱処理を行うことで、配線40中の応力を緩和させる。そして、配線40が埋込まれた絶縁膜25上に絶縁膜41を形成する。【選択図】 図12
請求項(抜粋):
以下の工程を有することを特徴とする半導体装置の製造方法;
(a)半導体基板上に第1絶縁膜を形成する工程、
(b)前記第1絶縁膜に配線開口部を形成する工程、
(c)前記配線開口部内を埋め込むように、銅を主成分とする第1導体膜を形成する工程、
(d)前記(c)工程後に、400°C以上の温度で第1熱処理を行う工程、
(e)前記(d)工程後に、100〜250°Cの範囲内の温度で第2熱処理を行う工程。
IPC (1件):
FI (1件):
Fターム (81件):
5F033HH04
, 5F033HH07
, 5F033HH11
, 5F033HH12
, 5F033HH18
, 5F033HH19
, 5F033HH21
, 5F033HH23
, 5F033HH25
, 5F033HH26
, 5F033HH27
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ01
, 5F033JJ07
, 5F033JJ11
, 5F033JJ12
, 5F033JJ18
, 5F033JJ19
, 5F033JJ21
, 5F033JJ23
, 5F033JJ26
, 5F033JJ27
, 5F033JJ32
, 5F033JJ33
, 5F033JJ34
, 5F033KK07
, 5F033KK11
, 5F033KK12
, 5F033KK18
, 5F033KK19
, 5F033KK21
, 5F033KK23
, 5F033KK25
, 5F033KK26
, 5F033KK27
, 5F033KK32
, 5F033KK33
, 5F033KK34
, 5F033MM01
, 5F033MM02
, 5F033MM05
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP07
, 5F033PP15
, 5F033PP17
, 5F033PP21
, 5F033PP27
, 5F033PP28
, 5F033QQ00
, 5F033QQ09
, 5F033QQ11
, 5F033QQ25
, 5F033QQ31
, 5F033QQ37
, 5F033QQ48
, 5F033QQ70
, 5F033QQ73
, 5F033QQ75
, 5F033QQ84
, 5F033QQ85
, 5F033QQ92
, 5F033QQ94
, 5F033RR01
, 5F033RR04
, 5F033RR05
, 5F033RR06
, 5F033RR11
, 5F033TT02
, 5F033TT08
, 5F033WW03
, 5F033XX06
, 5F033XX10
, 5F033XX13
, 5F033XX14
, 5F033XX19
引用特許:
前のページに戻る