特許
J-GLOBAL ID:200903049605669500
半導体装置およびその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
石田 政久
公報種別:公開公報
出願番号(国際出願番号):特願2007-338741
公開番号(公開出願番号):特開2009-158887
出願日: 2007年12月28日
公開日(公表日): 2009年07月16日
要約:
【課題】 比誘電率が低く、この低比誘電率を長期にわたって維持することができる素子分離膜を有する半導体装置およびその製造方法を提供する。【解決手段】 半導体基板と、半導体基板に設けられた凹部と、凹部に埋め込まれた素子分離シリカ膜を含む半導体装置において、前記凹部の深さ(D)が30〜3000nmの範囲にあり、幅(W)が10〜300nmの範囲にあり、深さ(D)と幅(W)との比(D)/(W)(アスペクト比)が3〜30の範囲にあり、前記素子分離シリカ膜の比誘電率が3.9〜5.5の範囲にあり、該比誘電率の経時変化による上昇率が0.36%/日以下である。【選択図】 なし
請求項(抜粋):
半導体基板と、半導体基板に設けられた凹部と、凹部に埋め込まれた素子分離シリカ膜を含む半導体装置において、前記凹部の深さ(D)が30〜3000nmの範囲にあり、幅(W)が10〜300nmの範囲にあり、深さ(D)と幅(W)との比(D)/(W)(アスペクト比)が3〜30の範囲にあり、前記素子分離シリカ膜の比誘電率が3.9〜5.5の範囲にあり、該比誘電率の経時変化による上昇率が0.36%/日以下であることを特徴とする半導体装置。
IPC (1件):
FI (1件):
Fターム (11件):
5F032AA35
, 5F032AA49
, 5F032AA50
, 5F032AA54
, 5F032AA69
, 5F032BA01
, 5F032CA17
, 5F032DA04
, 5F032DA09
, 5F032DA74
, 5F032DA78
引用特許:
前のページに戻る