半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：吉武賢次 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-213689
公開番号（公開出願番号）：特開2003-031650
出願日： 2001年07月13日
公開日（公表日）： 2003年01月31日
要約：

【要約】【課題】アスペクト比の高い溝をボイドの発生を招くことなく埋め込む。【解決手段】素子分離用の溝の内部に絶縁膜を埋め込む工程において、HDP-CVD法によるシリコン酸化膜とSOG法によるシリコン酸化膜とを積層させることにより、ボイドの発生を防止し歩留まりを向上させる。

請求項（抜粋）：

半導体基板に設けられた溝、あるいは半導体基板上に形成された膜パターンによる凹凸部を表面に有する基板面に対し、前記凹凸部における凹部を埋めるように、高密度プラズマ化学的気相成長(以下、HDP-CVDという)法により第1のシリコン酸化膜を所定の深さまで形成する工程と、前記凹部を埋めるように、前記第1のシリコン酸化膜上に、スピンオングラス(以下、SOGという)法により第2のシリコン酸化膜を形成する工程と、を備えることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/76 , H01L 21/316 , H01L 21/768

FI (4件)：

H01L 21/316 G , H01L 21/316 X , H01L 21/76 L , H01L 21/90 Q

Fターム (27件)：

5F032AA35 , 5F032AA44 , 5F032AA45 , 5F032AA49 , 5F032AA70 , 5F032DA04 , 5F032DA10 , 5F032DA23 , 5F032DA25 , 5F033QQ48 , 5F033RR04 , 5F033RR06 , 5F033RR09 , 5F033SS15 , 5F033SS22 , 5F033TT01 , 5F033XX02 , 5F058BA02 , 5F058BD01 , 5F058BD04 , 5F058BD10 , 5F058BF07 , 5F058BF23 , 5F058BF29 , 5F058BF46 , 5F058BH12 , 5F058BJ06

引用特許：

審査官引用 (5件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平10-281574 出願人：日本電気株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平11-141036 出願人：松下電子工業株式会社
特開昭59-225543

全件表示

前のページに戻る