半導体デバイスの製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：三俣弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平7-141337
公開番号（公開出願番号）：特開平8-088169
出願日： 1995年05月17日
公開日（公表日）： 1996年04月02日
要約：

【要約】【目的】高度なプロセス制御を必要とせずに、レジストエッチバック法を使用してデバイス表面をプレーナ化する。【構成】 100cp程度の粘度のプレーナ化材料を基板表面上に形成した後に、平坦面を有する物体(例えば溶融シリカからなる光学平板)を用いてその材料をプレーナ化する。プレーナ化材料は平坦面と接触したまま硬化される。硬化したプレーナ化材料の表面プレーナ性は、初期トポグラフィに対して少なくとも約85%である。硬化後、平坦面をプレーナ化材料との接触から引き離す。プレーナ化材料のプレーナ性を劣化させずにこの分離を容易にするために、プレーナ化前に平坦面を分離剤で被覆しておく。次に、プレーナ表面をプレーナ化材料から下部材料(例えばSiO2)に、プラズマ反応性イオンエッチングなどによって転写する。プレーナ化材料と下部誘電体のエッチング速度はほぼ等しくする。

請求項（抜粋）：

プレーナ化前の粘度が20cpないし1000cpであるようなプレーナ化材料からなるプレーナ化材料領域をトポグラフィ基板表面上に形成するステップと、プレーナ化材料領域を物体の平坦面と接触させ、平坦面からプレーナ化材料領域に平坦面の平坦性を転写するのに十分な力を加えるステップと、プレーナ化材料が受ける収縮が体積で10%以内であるように、平坦面と接触させたままプレーナ化材料を硬化するステップと、平坦面をプレーナ化材料領域との接触から引き離すステップとからなることを特徴とする半導体デバイスの製造方法。

IPC (2件)：

H01L 21/027 , G03F 7/16

引用特許：

審査官引用 (7件)

特開昭62-045045
多層配線基板の製造方法
公報種別：公開公報出願番号：特願平4-234476 出願人：株式会社日立製作所
特開昭64-013728

全件表示

前のページに戻る