特許

J-GLOBAL ID：200903049872861666

半導体装置の製造方法

発明者： 平松 星紀
出願人/特許権者： 三菱電機株式会社
代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2008-139866
公開番号（公開出願番号）：特開2009-289920
出願日： 2008年05月28日
公開日（公表日）： 2009年12月10日
要約：

【課題】コーティング材と封止材の界面の接着性および半導体素子などの基材表面との接着性を向上させた半導体装置を提供する。【解決手段】半導体素子5は電極3に積載され、基板2とケース6とにより形成される第1領域の内側に配設され、上記電極3のひとつの側面に粘度η1のリブ材9を塗布することにより、上記電極3とリブ材9とにより上記電極3の側面を囲む第2領域を形成する工程と、形成された第2領域の内側に粘度η2のコーティング材8を塗布する工程と、第1領域の内側であって、第2領域の外側に粘度η3の封止樹脂11を注入する工程と、上記第1領域の内側に封止樹脂11を注入する工程とを含み、粘度η1、η2およびη3は、η3<η2<η1の条件を満たし、上記リブ材9、コーティング材8および封止樹脂11は未硬化の状態で塗布して、同時に硬化させることを特徴とする。【選択図】図1

請求項（抜粋）：

基板と、該基板側面を囲うケースと、電極と、半導体素子と、封止樹脂と、コーティング材とを構成部材として含み、 前記半導体素子および前記電極はそれぞれ複数存在し、 前記半導体素子は前記電極の少なくとも1つに積載され、前記基板と前記ケースとにより形成される第1領域の内側に配設された半導体装置の製造方法であって、 前記電極の少なくとも1つの側面に、粘度η1のリブ材を塗布することにより前記リブ材と前記電極により囲まれる第2領域を形成する工程と、 形成された前記第2領域の内側に粘度η2のコーティング材を塗布する工程と、 前記第1領域の内側であって前記第2領域の外側に粘度η3の封止樹脂を注入する工程と、 前記第1領域の内側に前記封止樹脂を注入する工程とを含み、 前記粘度η1、η2およびη3は、η3<η2<η1の条件を満たし、 前記リブ材、前記コーティング材および前記封止樹脂は、未硬化の状態で塗布して、同時に硬化させる半導体装置の製造方法。

IPC (2件)：

H01L 23/29 ,  H01L 23/31

FI (2件)：

H01L23/30 D ,  H01L23/30 R

Fターム (6件)：

4M109AA02 ,  4M109CA10 ,  4M109DB08 ,  4M109EC03 ,  4M109EC04 ,  4M109EC09

引用特許：

出願人引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平7-158707   出願人：ミツミ電機株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平6-126023   出願人：富士電機株式会社