特許

J-GLOBAL ID：200903050075095107

半導体装置

発明者： 織田 裕二
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-127306
公開番号（公開出願番号）：特開2000-323586
出願日： 1999年05月07日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】 PチャネルMOSトランジスタ及びNチャネルMOSトランジスタの両方のドレイン耐圧より高い電圧で動作可能な半導体装置を提供する。【解決手段】 本発明に係る半導体装置は、P型シリコン基板11と、シリコン基板11に形成された3つ以上のN型拡散層13〜16と、これらN型拡散層のうちの1つのN型拡散層13内に形成された複数のP型拡散層18〜20と、各々のP型拡散層18〜20に形成されたN型トランジスタであって、複数段にカスケード接続されたN型トランジスタ4〜6と、各々のN型拡散層14〜16内に形成されたP型トランジスタであって、複数段にカスケード接続されたP型トランジスタ1〜3と、を具備する。この半導体装置は、N型トランジスタ4〜6と、P型トランジスタ1〜3と、からCMOSが形成されるものである。

請求項（抜粋）：

第1導電型半導体基板と、前記第1導電型半導体基板に形成された3つ以上の第2導電型拡散層と、前記3つ以上の第2導電型拡散層のうちの1つの第2導電型拡散層内に形成された複数の第1導電型拡散層と、前記各々の第1導電型拡散層に形成された第2導電型トランジスタであって、複数段にカスケード接続された第2導電型トランジスタと、前記3つ以上の第2導電型拡散層のうちの前記1つの第2導電型拡散層以外の各々の第2導電型拡散層内に形成された第1導電型トランジスタであって、複数段にカスケード接続された第1導電型トランジスタと、を具備し、前記複数段にカスケード接続された第2導電型トランジスタと、前記複数段にカスケード接続された第1導電型トランジスタと、からCMOSが形成されることを特徴とする半導体装置。

IPC (3件)：

H01L 21/8238 ,  H01L 27/092 ,  H03K 19/0948

FI (2件)：

H01L 27/08 321 A ,  H03K 19/094 B

Fターム (17件)：

5F048AA05 ,  5F048AB10 ,  5F048AC03 ,  5F048BA01 ,  5F048BE02 ,  5F048BE03 ,  5F048BE04 ,  5F048BE05 ,  5F048BE09 ,  5F048BG12 ,  5J056AA00 ,  5J056BB46 ,  5J056DD13 ,  5J056EE12 ,  5J056FF08 ,  5J056HH00 ,  5J056KK02

引用特許：

審査官引用 (3件)

• 特開平3-101162
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平4-348235   出願人：ソニー株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平4-311665   出願人：株式会社日立製作所