特許
J-GLOBAL ID:200903050105166667
半導体装置および半導体設計装置
発明者:
出願人/特許権者:
代理人 (1件):
渡辺 望稔 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-066310
公開番号(公開出願番号):特開2000-260949
出願日: 1999年03月12日
公開日(公表日): 2000年09月22日
要約:
【要約】【課題】ハードマクロを使用していても、その設計期間を短縮することができる半導体装置および半導体設計装置を提供する。【解決手段】本発明の半導体装置は、その本来の機能とは独立したバッファを含み、その機能を使用するための本来の外部端子とは独立したバッファ用の外部端子を備えるハードマクロを搭載する。また、本発明の半導体設計装置は、本発明の半導体装置のネットリストからレイアウトパターンを生成し、レイアウト後のレイアウトパターンの配置配線情報に基づいて動作タイミングを解析し、ハードマクロの周辺を通過する配線の中から、動作タイミングにエラーのある配線を検出し、ハードマクロ内に含まれているバッファの中から、配線の動作タイミングが最適となるバッファを検出し、このバッファを介して配線の接続をやり直すように、ネットリストを更新し、レイアウトパターンを修正する。
請求項(抜粋):
所定の機能を備え、この機能を使用するための外部端子を備えるハードマクロを有する半導体装置であって、前記ハードマクロは、当該ハードマクロの機能とは独立した少なくとも1つのバッファを含み、このバッファの入力端子および出力端子は、前記ハードマクロの機能を使用するための外部端子とは独立した前記ハードマクロの外部端子として形成されていることを特徴とする半導体装置。
IPC (3件):
H01L 27/04
, H01L 21/822
, H01L 21/82
FI (2件):
H01L 27/04 D
, H01L 21/82 W
Fターム (21件):
5F038BE07
, 5F038CA03
, 5F038CA17
, 5F038CD08
, 5F038CD09
, 5F038DF14
, 5F038EZ09
, 5F038EZ20
, 5F064AA04
, 5F064BB09
, 5F064BB13
, 5F064BB15
, 5F064BB21
, 5F064BB26
, 5F064DD02
, 5F064DD25
, 5F064EE02
, 5F064EE08
, 5F064EE47
, 5F064HH06
, 5F064HH10
引用特許:
前のページに戻る