特許

J-GLOBAL ID：200903050154632193

半導体集積回路装置の製造方法

発明者： 阿部 由之 ,  宮崎 忠一
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-361850
公開番号（公開出願番号）：特開2007-165706
出願日： 2005年12月15日
公開日（公表日）： 2007年06月28日
要約：

【課題】半導体ウエハの裏面からの汚染不純物に起因する半導体製品の製造歩留まりの低下を抑える。【解決手段】半導体ウエハ1を薄型化する際、固定砥粒を有する第1および第2研削材で半導体ウエハ1の裏面を研削することで形成された第1破砕層を除去することにより、半導体ウエハ1を分割あるいはほぼ分割してチップ化した後の抗折強度を確保し、その後、半導体ウエハ1の裏面側からレーザ光16を照射して、半導体ウエハ1の裏面から所定の深さの所定の領域に、例えば厚さ1.0μm未満、0.5μm未満または0.1μm未満のゲッタリング機能を持つ第2破砕層15を改めて形成するものである。【選択図】図6

請求項（抜粋）：

以下の工程を含む半導体集積回路装置の製造方法; (a)第1の厚さを有する半導体ウエハの第1主面上に回路パターンを形成する工程、 (b)固定砥粒を有する第1研削材を用いて前記半導体ウエハの第2主面を研削し、前記半導体ウエハを第2の厚さとし、前記半導体ウエハの前記第2主面に破砕層を形成する工程、 (c)前記半導体ウエハの前記第2主面の前記破砕層を除去する工程、 (d)前記工程(c)の後、前記半導体ウエハの前記第2主面側からレーザ光を照射し、前記半導体ウエハの前記第2主面から所定の深さの所定の領域に第2破砕層を形成する工程、 (e)前記半導体ウエハをダイシングし、前記半導体ウエハをチップに個片化する工程。

IPC (5件)：

H01L 21/301 ,  H01L 21/304 ,  B23K 26/00 ,  B23K 26/38 ,  B23K 26/40

FI (6件)：

H01L21/78 Q ,  H01L21/304 631 ,  H01L21/78 B ,  B23K26/00 D ,  B23K26/38 320 ,  B23K26/40

Fターム (4件)：

4E068AD01 ,  4E068AE01 ,  4E068CD01 ,  4E068DA10

引用特許：

出願人引用 (2件)

• 半導体集積回路装置の製造方法
  公報種別：公開公報   出願番号：特願2004-036966   出願人：株式会社ルネサステクノロジ
• ウェーハ加工方法およびウェーハ加工装置
  公報種別：公開公報   出願番号：特願2003-403247   出願人：株式会社東京精密