特許
J-GLOBAL ID:200903050185524992
半導体素子
発明者:
,
,
,
出願人/特許権者:
代理人 (8件):
杉村 興作
, 高見 和明
, 徳永 博
, 岩佐 義幸
, 藤谷 史朗
, 来間 清志
, 冨田 和幸
, 阿相 順一
公報種別:公開公報
出願番号(国際出願番号):特願2005-015790
公開番号(公開出願番号):特開2005-167275
出願日: 2005年01月24日
公開日(公表日): 2005年06月23日
要約:
【課題】Al、Ga、Inの少なくとも一つを含む窒化物半導体からなる、エピタキシャル成長させた半導体層中の転位密度を低減し、FETやHEMTなどの実用デバイスとして使用することのできる、前記窒化物半導体からなる半導体素子を提供する。【解決手段】基板1上に、転位密度1011/cm2以下、(002)面におけるX線ロッキングカーブにおける半値幅90秒以下のAlN層を下地層2としてエピタキシャル成長させ、この下地層2上に、n-GaN層を導電層3としてエピタキシャル成長させて、導電層3中の転位密度を1010/cm2以下、(002)面におけるX線ロッキングカーブにおける半値幅150秒以下とする。この際、基板1と下地層2との界面に発生したミスフィット転位が前記界面で絡まることにより、下地層2内に伝播しない【選択図】 図1
請求項(抜粋):
基板と、この基板上にエピタキシャル成長され、厚さが0.5μm以上であって、Al含有量が50原子%以上であり、転位密度が1011/cm2以下であって、(002)面におけるX線ロッキングカーブにおける半値幅が90秒以下である第1の窒化物半導体からなる下地層と、この下地層上にエピタキシャル成長された、Al、Ga、及びInの少なくとも一つを含むとともに、Al含有量が前記下地層よりも小さく、転位密度が1010/cm2以下であって、(002)面におけるX線ロッキングカーブにおける半値幅が150秒以下である第2の窒化物半導体からなる導電層とを実質的に具え、
前記基板と前記下地層との界面に発生したミスフィット転位が前記基板と下地層との界面で絡まることにより、前記下地層内に伝播せず、
前記下地層と前記導電層との界面において、前記下地層と前記導電層との格子定数差に起因して前記下地層の転位が絡まることを特徴とする、半導体素子。
IPC (7件):
H01L21/338
, H01L21/20
, H01L21/205
, H01L21/331
, H01L29/737
, H01L29/778
, H01L29/812
FI (5件):
H01L29/80 B
, H01L21/20
, H01L21/205
, H01L29/72 H
, H01L29/80 H
Fターム (46件):
5F003BA92
, 5F003BB90
, 5F003BC90
, 5F003BE90
, 5F003BJ15
, 5F003BM02
, 5F003BM03
, 5F003BP32
, 5F045AA04
, 5F045AB09
, 5F045AB14
, 5F045AB17
, 5F045AC08
, 5F045AC12
, 5F045AC19
, 5F045AD16
, 5F045AF04
, 5F045AF09
, 5F045AF12
, 5F045BB12
, 5F045BB16
, 5F045CA07
, 5F045DA53
, 5F045DA67
, 5F052EA11
, 5F052KA01
, 5F052KA05
, 5F102FA00
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ02
, 5F102GJ03
, 5F102GJ04
, 5F102GJ05
, 5F102GJ10
, 5F102GK04
, 5F102GK09
, 5F102GL04
, 5F102GM04
, 5F102GM07
, 5F102GQ01
, 5F102GR01
, 5F102GT01
, 5F102GT03
, 5F102HC01
引用特許:
審査官引用 (1件)
-
半導体素子
公報種別:公開公報
出願番号:特願2001-267299
出願人:日本碍子株式会社
前のページに戻る