特許
J-GLOBAL ID：200903009753599803

半導体素子

発明者：
堀 裕二

堀 裕二 について

, 
柴田 智彦

柴田 智彦 について

, 
田中 光浩

田中 光浩 について

, 
小田 修

小田 修 について


出願人/特許権者：
日本碍子株式会社

日本碍子株式会社 について


代理人 (1件)： 杉村 興作 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-267299
公開番号（公開出願番号）：特開2003-045899
出願日： 2001年09月04日
公開日（公表日）： 2003年02月14日
要約：
【要約】【課題】Al、Ga、Inの少なくとも一つを含む窒化物半導体からなる、エピタキシャル成長させた半導体層中の転位密度を低減し、FETやHEMTなどの実用デバイスとして使用することのできる、前記窒化物半導体からなる半導体素子を提供する。【解決手段】基板1上に、転位密度1011/cm2以下、(002)面におけるX線ロッキングカーブにおける半値幅90秒以下のAlN層を下地層2としてエピタキシャル成長させ、この下地層2上に、n-GaN層を導電層3としてエピタキシャル成長させて、導電層3中の転位密度を1010/cm2以下、(002)面におけるX線ロッキングカーブにおける半値幅150秒以下とする。
請求項（抜粋）：
基板と、この基板上にエピタキシャル成長されたAlを含み、転位密度が1011/cm2以下であり、(002)面におけるX線ロッキングカーブにおける半値幅が90秒以下である第1の窒化物半導体からなる下地層と、この下地層上にエピタキシャル成長されたAl、Ga、及びInの少なくとも一つを含み、転位密度が1010/cm2以下であり、(002)面におけるX線ロッキングカーブにおける半値幅が150秒以下である第2の窒化物半導体からなる導電層とを実質的に具えることを特徴とする、半導体素子。
IPC (8件)：
H01L 21/338 ,  C23C 16/34 ,  H01L 21/205 ,  H01L 21/331 ,  H01L 29/205 ,  H01L 29/737 ,  H01L 29/778 ,  H01L 29/812
FI (6件)：
C23C 16/34 ,  H01L 21/205 ,  H01L 29/205 ,  H01L 29/80 B ,  H01L 29/80 H ,  H01L 29/72 H
Fターム (47件)：
4K030AA11 ,  4K030BA02 ,  4K030BA08 ,  4K030BA11 ,  4K030BA38 ,  4K030BB13 ,  4K030CA05 ,  4K030CA12 ,  4K030LA12 ,  5F003AP00 ,  5F003BA92 ,  5F003BB09 ,  5F003BF06 ,  5F003BH08 ,  5F003BM03 ,  5F003BP32 ,  5F045AA04 ,  5F045AB09 ,  5F045AC08 ,  5F045AC12 ,  5F045AC19 ,  5F045AF02 ,  5F045AF03 ,  5F045AF04 ,  5F045AF05 ,  5F045AF09 ,  5F045BB12 ,  5F045CA07 ,  5F045DA53 ,  5F045DA62 ,  5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ05 ,  5F102GJ10 ,  5F102GK04 ,  5F102GK09 ,  5F102GL04 ,  5F102GM04 ,  5F102GR01 ,  5F102GS02 ,  5F102GT03 ,  5F102HC01
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM