特許
J-GLOBAL ID:200903050297290927
不揮発性半導体記憶装置及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願平9-194475
公開番号(公開出願番号):特開平11-040682
出願日: 1997年07月18日
公開日(公表日): 1999年02月12日
要約:
【要約】【課題】電荷蓄積手段が平面的に離散化されている不揮発性メモリでは、ゲート絶縁膜の最適化に際してSiN膜厚制限があり、このため電荷保持特性を維持向上しながらデータ書込の速度及び電圧の低減が困難である。【解決手段】チャネル形成領域1aとゲート電極8との間に介在するゲート絶縁膜6が、下から順にトンネル膜10,中間膜12,トップ膜14を積層してなる。トップ膜14が、複数の絶縁膜(例えば、14aと14b)を積層してなり、その最下層の膜14aが酸化膜である。中間膜12は窒化シリコン膜等であり、その膜厚は5nm以下である。トンネル膜10は、酸化膜のほか酸化窒化膜を具備した構成でもよい。中間膜12とトップ膜14との間には、中間組成の遷移層が介在する、或いは両者の界面付近にトラップレベルが2.0eVより大きな深い電荷トラップを高濃度に有する。
請求項(抜粋):
半導体のチャネル形成領域とメモリトランジスタのゲート電極との間に介在し、平面的に離散化された電荷蓄積手段を含むゲート絶縁膜が、前記チャネル形成領域側から順にトンネル膜,中間膜,トップ膜を積層してなる不揮発性半導体記憶装置であって、前記トップ膜が、複数の絶縁膜を積層してなり、当該複数の絶縁膜の最下層の膜が、酸化膜である不揮発性半導体記憶装置。
IPC (4件):
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
FI (2件):
H01L 29/78 371
, H01L 27/10 434
引用特許: