特許

J-GLOBAL ID：200903050458109659

微細パターンの形成方法及び半導体装置の製造方法

発明者： 綿谷 宏文
出願人/特許権者： 富士通株式会社
代理人 (2件)： 高橋 敬四郎 ,  来山 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-304015
公開番号（公開出願番号）：特開2004-140212
出願日： 2002年10月18日
公開日（公表日）： 2004年05月13日
要約：

【課題】レジスト膜をアッシングして再度レジスト塗布を行っても、当初の反射率低減効果を得ることができる微細パターン形成方法を提供する。【解決手段】下地基板の表面上に、吸収モードにより反射を抑制する第1の反射防止膜を形成する。第1の反射防止膜の上に、減殺的干渉モードにより反射を抑制する第2の反射防止膜を形成する。第2の反射防止膜の上に、キャップ膜を形成する。キャップ膜の上に、感光性レジスト膜を形成する。感光性レジスト膜を、第1の波長の光で露光して潜像を形成する。露光されたレジスト膜を現像する。【選択図】 図2

請求項（抜粋）：

下地基板の表面上に、吸収モードにより反射を抑制する第1の反射防止膜を形成する工程と、 前記第1の反射防止膜の上に、減殺的干渉モードにより反射を抑制する第2の反射防止膜を形成する工程と、 前記第2の反射防止膜の上に、キャップ膜を形成する工程と、 前記キャップ膜の上に、感光性レジスト膜を形成する工程と、 前記感光性レジスト膜を、第1の波長の光で露光して潜像を形成する工程と、 露光された前記レジスト膜を現像する工程と を有する微細パターンの形成方法。

IPC (5件)：

H01L21/027 ,  G03F7/11 ,  H01L21/3205 ,  H01L21/76 ,  H01L21/768

FI (5件)：

H01L21/30 574 ,  G03F7/11 503 ,  H01L21/88 B ,  H01L21/90 A ,  H01L21/76 L

Fターム (50件)：

2H025AB16 ,  2H025AC08 ,  2H025DA34 ,  2H025DA40 ,  2H025FA03 ,  2H025FA14 ,  2H025FA41 ,  5F032AA13 ,  5F032AA35 ,  5F032AA44 ,  5F032DA22 ,  5F032DA33 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK32 ,  5F033KK33 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR11 ,  5F033RR23 ,  5F033SS11 ,  5F033SS15 ,  5F033XX03 ,  5F046PA03 ,  5F046PA04

引用特許：

審査官引用 (3件)

• リソグラフにおいてレジストの反射率を減少させる方法
  公報種別：公開公報   出願番号：特願平11-375486   出願人：インフィニオンテクノロジーズノースアメリカコーポレイション
• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願平5-352031   出願人：ソニー株式会社
• 特開平4-234109