特許

J-GLOBAL ID：200903050505367947

半導体装置およびその製造方法

発明者： 西浦 信二
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願2000-139534
公開番号（公開出願番号）：特開2001-320026
出願日： 2000年05月12日
公開日（公表日）： 2001年11月16日
要約：

【要約】【課題】 誘電体膜厚の精密な制御を行い、高精度な容量値のMIM型容量素子の製造することを可能にする。【解決手段】 下部電極30における下部配線部30b上の層間絶縁膜層4に形成したスルーホール6内に金属プラグ層7を形成する。次に、下部電極30における下部電極部30a上の層間絶縁膜層4を選択的にエッチングして容量部開口9を形成する。次に、全面にTEOS(誘電体)膜10を形成した後、TEOS膜10を選択的にエッチングして金属プラグ層7表面を露出させ、逆スパッタエッチングせずに上部電極用金属層13を堆積し、選択的にエッチングして上部電極13′および下部電極引き出し用上部配線13′′を形成する。

請求項（抜粋）：

半導体基板上に、第1の絶縁膜を介して設けられた第1の金属層からなる下部電極部と、この下部電極部上に誘電体膜を介して設けられた第2の金属層からなる上部電極とによって構成される容量領域と、前記第1の金属層上に設けられた第2の絶縁膜に形成された第1の開口において、前記第1の金属層からなる下部配線部と接続する第2の金属層からなる下部電極引き出し用上部配線によって構成される下部電極引き出し配線領域とを備えた半導体装置おいて、前記下部電極引き出し配線領域における前記第1の開口内に、前記下部配線部と前記下部電極引き出し用上部配線を接続する第3の金属層を設けたことを特徴とする半導体装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/768

FI (2件)：

H01L 27/04 C ,  H01L 21/90 A

Fターム (47件)：

5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK09 ,  5F033KK18 ,  5F033KK33 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN15 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ23 ,  5F033QQ24 ,  5F033QQ31 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033QQ94 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS15 ,  5F033VV10 ,  5F033XX01 ,  5F033XX09 ,  5F033XX31 ,  5F033XX35 ,  5F038AC02 ,  5F038AC05 ,  5F038AC15 ,  5F038AC18 ,  5F038EZ01 ,  5F038EZ11 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-245235   出願人：日本電気株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-070479   出願人：川崎製鉄株式会社