特許
J-GLOBAL ID:200903050603814510

スイッチング素子のベアチップの実装構造

発明者:
出願人/特許権者:
代理人 (1件): 須藤 克彦
公報種別:公開公報
出願番号(国際出願番号):特願2000-010982
公開番号(公開出願番号):特開2001-203243
出願日: 2000年01月19日
公開日(公表日): 2001年07月27日
要約:
【要約】【課題】携帯端末の小型化、軽量化および内蔵電池の使用時間の長寿命化という要求はさらに強く求められているのが現状である。この中でパワーMOSFETの実装構造を打破して、低オン抵抗を実現し且つ保護回路基板の小型化を実現できる実装構造を提供すること【解決手段】絶縁基板31の固着電極35上にパワーMOSFETのベアチップ33、34を固着し、ゲート電極36に接続されたボンディング細線40を一方の接続電極に38に接続し、ソース電極37のほぼ全面にその一端を接続された板状接続板44の他端を他方の接続電極39にし、極めて低いオン抵抗を有するスイッチング素子のベアチップの実装構造を提供する。
請求項(抜粋):
絶縁基板と、該絶縁基板上に形成される所望のパターンの導電路と、該導電路の一部で構成される固着電極と、該固着電極にダイボンドされる上面に小さい面積の制御電極と大きい面積の電流通過電極とを備えたスイッチング素子のベアチップと、前記固着電極の近くに配置され且つ前記制御電極および電流通過電極とそれぞれ接続される接続電極と、前記制御電極と一方の前記接続電極とを電気的に接続する細線と、一方の端部を前記電流通過電極の大部分と重畳して電気的に接続され且つ他方の端部を前記他方の接続電極まで延在して電気的に接続される板状接続板とを備え、前記固着電極の4辺の少なくともいずれかの辺に隣接して前記他方の接続電極を設けたことを特徴とするスイッチング素子のベアチップの実装構造。
IPC (4件):
H01L 21/60 321 ,  H01L 21/60 301 ,  H01L 21/60 ,  H01L 21/52
FI (6件):
H01L 21/60 321 E ,  H01L 21/60 301 A ,  H01L 21/60 301 D ,  H01L 21/60 301 N ,  H01L 21/60 301 P ,  H01L 21/52 A
Fターム (9件):
5F044AA02 ,  5F044CC06 ,  5F044EE01 ,  5F044EE02 ,  5F044EE04 ,  5F044FF08 ,  5F047AA17 ,  5F047BA00 ,  5F047CA01
引用特許:
審査官引用 (3件)

前のページに戻る