特許
J-GLOBAL ID：200903050657826106

半導体装置の製造方法

発明者：
生田目 俊秀

生田目 俊秀 について

, 
門島 勝

門島 勝 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2004-047510
公開番号（公開出願番号）：特開2005-243678
出願日： 2004年02月24日
公開日（公表日）： 2005年09月08日
要約：
【課題】 MISFETのしきい値を精度よく制御できる技術を提供する。【解決手段】 ALD法を用いてゲート絶縁膜6上にn型の不純物であるAsからなる不純物層7を1ML〜2ML程度形成した後、半導体基板1上に多結晶シリコン膜および金属膜を順次堆積し、これらの積層膜をパターニングした後に基板1に熱処理を施して多結晶シリコン膜および金属膜をフルシリサイド化しゲート電極10を形成する。金属膜としては、ゲート絶縁膜6の両界面での反応が起こらない温度でフルシリサイド化でき、ゲート電極10のエネルギーギャップがシリコンのミッドギャップとなるような金属を選択する。【選択図】 図12
請求項（抜粋）：
MISFETを有する半導体装置の製造方法であって、 (a)半導体基板上にゲート絶縁膜を形成する工程、 (b)前記ゲート絶縁膜上に第1不純物層を形成する工程、 (c)前記第1不純物層上にシリコン膜を形成する工程、 (d)前記シリコン膜上に金属膜を形成する工程、 (e)前記金属膜、前記シリコン膜および前記第1不純物層をパターニングする工程、 (f)前記(e)工程後、前記金属膜と前記シリコン膜とを反応させてゲート電極となる金属化合物膜を形成する工程、 を含むことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L29/78 ,  H01L21/28 ,  H01L29/423 ,  H01L29/49
FI (3件)：
H01L29/78 301G ,  H01L21/28 301D ,  H01L29/58 G
Fターム (50件)：
4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD26 ,  4M104DD55 ,  4M104DD79 ,  4M104DD84 ,  4M104EE03 ,  4M104EE16 ,  4M104FF14 ,  4M104GG09 ,  5F140AA06 ,  5F140BA01 ,  5F140BD04 ,  5F140BD11 ,  5F140BD13 ,  5F140BD17 ,  5F140BE09 ,  5F140BE16 ,  5F140BF03 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG12 ,  5F140BG27 ,  5F140BG28 ,  5F140BG30 ,  5F140BG34 ,  5F140BG37 ,  5F140BG52 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ07 ,  5F140BJ10 ,  5F140BJ11 ,  5F140BJ17 ,  5F140BJ20 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK13 ,  5F140BK26 ,  5F140BK29 ,  5F140BK30 ,  5F140CA02 ,  5F140CA03 ,  5F140CB04 ,  5F140CB08 ,  5F140CC03 ,  5F140CC12 ,  5F140CE07
引用特許：
出願人引用 (1件)
  • 米国特許第6555453号明細書
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM