半導体装置及び半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：外川英明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-087505
公開番号（公開出願番号）：特開2003-282875
出願日： 2002年03月27日
公開日（公表日）： 2003年10月03日
要約：

【要約】【課題】同一の半導体基板上に、所謂、メタルゲート電極層を備え、異なる閾値電圧のトラジスタを複数設ける場合、製造工程が煩雑化し、エッチングの加工精度も低いものとなる。従って、回路設計上の自由度を高めることも困難である。【解決手段】シリコン基板100上に、アルミニウム酸化膜102(=ゲート絶縁膜)を介し、シリコン中の固溶限度以上の量で金属材(例:インジウム(In)、アンチモン(Sb))が導入された多結晶シリコンゲート層110、111を形成する。その後、熱処理を施して、アルミニウム酸化膜(Al203)102との界面の位置に、インジウム(In)析出層118、アンチモン(Sb)析出層119を同時に形成する。シリコン100基板上には、仕事関数の異なるゲート電極層120、及びゲート電極層121を設け、閾値電圧の異なるトランジスタを形成することができる。

請求項（抜粋）：

半導体基板と、この半導体基板上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極層と、このゲート電極層の両側の位置に形成されたソース領域、及びドレイン領域と、前記ソース領域と前記ドレイン領域の間のチャネル領域とを備え、前記ゲート電極層は、多結晶シリコン層と、前記ゲート絶縁膜と前記多結晶シリコン層の間に形成され、電子濃度が1.0×1021個/cm3 以上の金属層とを有することを特徴とする半導体装置。

IPC (9件)：

H01L 29/78 , H01L 21/28 , H01L 21/28 301 , H01L 21/8238 , H01L 27/08 331 , H01L 27/092 , H01L 29/423 , H01L 29/49 , H01L 29/786

FI (7件)：

H01L 21/28 B , H01L 21/28 301 R , H01L 27/08 331 E , H01L 29/78 301 G , H01L 29/78 617 M , H01L 27/08 321 D , H01L 29/58 G

Fターム (70件)：

4M104AA01 , 4M104BB36 , 4M104BB39 , 4M104CC05 , 4M104DD04 , 4M104DD26 , 4M104DD78 , 4M104DD90 , 4M104EE09 , 4M104EE16 , 4M104FF13 , 4M104GG09 , 4M104GG10 , 5F048AA09 , 5F048AC03 , 5F048BA01 , 5F048BB04 , 5F048BB05 , 5F048BB10 , 5F048BB11 , 5F048BB12 , 5F048BB14 , 5F048BG14 , 5F110AA01 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE02 , 5F110EE05 , 5F110EE09 , 5F110EE14 , 5F110EE15 , 5F110EE31 , 5F110EE48 , 5F110FF01 , 5F110GG02 , 5F110GG12 , 5F110HJ01 , 5F110HJ13 , 5F110HJ23 , 5F110HM15 , 5F110NN65 , 5F110QQ08 , 5F140AA00 , 5F140AA01 , 5F140AB03 , 5F140AC36 , 5F140BD11 , 5F140BF05 , 5F140BF06 , 5F140BF14 , 5F140BF21 , 5F140BF28 , 5F140BF47 , 5F140BG08 , 5F140BG14 , 5F140BG32 , 5F140BG33 , 5F140BG34 , 5F140BG44 , 5F140BH15 , 5F140BK02 , 5F140BK09 , 5F140BK13 , 5F140BK21 , 5F140BK34 , 5F140CB04 , 5F140CF00 , 5F140CF04

引用特許：

審査官引用 (7件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平11-124405 出願人：株式会社東芝
特開平2-237157
相補型半導体装置の製造方法
公報種別：公開公報出願番号：特願平8-358922 出願人：ソニー株式会社

全件表示

前のページに戻る