特許
J-GLOBAL ID:200903051047428601
異なるゲートキャパシタンスを有する絶縁ゲート電界効果トランジスタを備えた集積回路及びその形成方法
発明者:
出願人/特許権者:
代理人 (1件):
大島 陽一
公報種別:公開公報
出願番号(国際出願番号):特願平10-014449
公開番号(公開出願番号):特開平10-223779
出願日: 1998年01月27日
公開日(公表日): 1998年08月21日
要約:
【要約】【課題】 単層基板上に形成され、先行技術より少ない面積しか利用せずにすむ、異なるゲートキャパシタンスを有する絶縁ゲート電界効果トランジスタを提供することにある。【解決手段】 単層基板上に、ゲートキャパシタンスが異なる絶縁ゲート電界効果トランジスタを含む集積回路を形成する際に、ゲート酸化膜の厚さを変えることや異なる材料からゲート酸化膜を形成することにより、絶縁ゲート電界効果トランジスタを構成する。それによりゲートキャパシタンスが大きい電界効果トランジスタでも従来より小さい面積で形成することが可能である。
請求項(抜粋):
単層半導体基板上に絶縁ゲート電界効果トランジスタ(FET)を形成するための方法であって、第1のFET及び第2のFETに対する前記基板の表面に近接してソース及びゲート領域を形成する過程と、前記基板の前記表面に第1のゲート酸化膜の層を形成する過程と、前記第1の酸化膜の前記層上に窒化膜を形成する過程と、前記第1のFETに対するゲート開口部を形成するために窒化膜をエッチングで取り除く過程と、前記エッチングの結果として露出した前記第1のゲート酸化膜の層上に第2のゲート酸化膜の層を堆積する過程と、かつ窒化膜を取り除く過程とを有することを特徴とする絶縁ゲート電界効果トランジスタ形成方法。
IPC (4件):
H01L 21/8244
, H01L 27/11
, H01L 21/8234
, H01L 27/088
FI (2件):
H01L 27/10 381
, H01L 27/08 102 H
引用特許:
審査官引用 (6件)
-
特開昭61-160968
-
特開昭58-100450
-
特開昭53-000080
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平4-116295
出願人:川崎製鉄株式会社
-
半導体記憶装置およびその製造方法
公報種別:公開公報
出願番号:特願平5-307838
出願人:三菱電機株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平5-192022
出願人:ソニー株式会社
全件表示
前のページに戻る