特許

J-GLOBAL ID：200903051055013712

半導体装置およびその製造方法

発明者： 松本 明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-190508
公開番号（公開出願番号）：特開2000-022151
出願日： 1998年07月06日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】デュアルダマシン法により形成された配線を有するMOS型電界効果トランジスタでは、ゲート電極の上方を窒化膜が覆っていて水分が上方に逃げず、水酸基による半導体基板界面近傍における再結合準位の増大を招く。又、水素との反応が遮断されるため、ゲート酸化膜のダングリングボンドを水素原子と結合させてホットキャリア耐性を良くすることができず、安定したトランジスタの初期特性が得られなかった。【解決手段】トランジスタの活性領域であるゲート電極4の上方領域は、第1ストッパー窒化膜7が取り除かれており、水分が上方に拡散できるため、水酸基による半導体基板界面近傍での再結合準位を減少させ、水素処理による水素原子がトランジスタへ導かれる。又、ゲート酸化膜3のダングリングボンドを水素原子と結合させることができるので、ホットキャリア注入によるキャリアの捕獲を防止し、トランジスタの初期特性を安定化させることができる。

請求項（抜粋）：

半導体基板に形成された素子形成領域を分離区画する素子分離絶縁膜、前記半導体基板表面に形成されたゲート酸化膜、前記ゲート酸化膜上に形成された導電性材料からなるゲート電極、前記ゲート電極或いはそれを含むゲート領域をマスクとして自己整合的に形成されたソース・ドレイン拡散層、前記素子分離絶縁膜、前記ゲート電極及び前記ソース・ドレイン拡散層を含む前記半導体基板全面を覆い、かつ、前記ソース・ドレイン拡散層上が接続用コンタクト部として開口された第1下層開口部を有する第1下層層間膜及びその上の第1ストッパー膜、前記第1下層層間膜及び前記第1ストッパー膜を含む前記半導体基板全面を覆い、かつ、前記第1下層開口部を包含する形で配線用溝として開口された第1上層開口部を有する第1上層層間膜、前記第1下層開口部及び前記第1上層開口部に埋め込まれた第1配線用導電物、前記第1配線用導電物上が前記接続用コンタクト部として開口された第2下層開口部を有する第2下層層間膜及びその上の第2ストッパー膜、前記第2下層層間膜及び前記第2ストッパー膜を含む前記半導体基板全面を覆い、かつ、前記第2下層開口部を包含する形で配線用溝として開口された第2上層開口部を有する第2上層層間膜、前記第2下層開口部及び前記第2上層開口部に埋め込まれた第2配線用導電物、以下同様にして、前記第2上層層間膜及び前記第2配線用導電物の上に順次形成される第n(nは3以上の整数)下層層間膜、第nストッパー膜、第n上層層間膜、第n下層開口部、第n上層開口部、第n配線用導電物から成る半導体装置において、前記第m(mは1以上の整数)ストッパー膜開口部の形成時に前記第mストッパー膜が少なくとも、前記第m配線用導電物領域を除く前記ゲート電極上方においては除去されていることを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 ,  H01L 21/318 ,  H01L 21/768

FI (4件)：

H01L 29/78 301 Y ,  H01L 21/28 L ,  H01L 21/318 B ,  H01L 21/90 C

Fターム (60件)：

4M104BB25 ,  4M104CC01 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD19 ,  4M104DD43 ,  4M104DD72 ,  4M104DD75 ,  4M104DD80 ,  4M104DD84 ,  4M104DD88 ,  4M104FF13 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  5F033AA02 ,  5F033AA15 ,  5F033AA17 ,  5F033AA28 ,  5F033AA29 ,  5F033AA64 ,  5F033AA65 ,  5F033AA73 ,  5F033BA15 ,  5F033BA24 ,  5F033BA25 ,  5F033BA38 ,  5F033CA09 ,  5F033DA03 ,  5F033DA13 ,  5F033DA36 ,  5F033DA43 ,  5F033EA02 ,  5F033EA03 ,  5F033EA19 ,  5F033EA25 ,  5F033EA27 ,  5F033EA28 ,  5F033EA33 ,  5F040DA17 ,  5F040EH01 ,  5F040EH02 ,  5F040EH05 ,  5F040EH08 ,  5F040EJ02 ,  5F040EJ03 ,  5F040EJ08 ,  5F040EK01 ,  5F040FC00 ,  5F040FC19 ,  5F058BD02 ,  5F058BD04 ,  5F058BD07 ,  5F058BD10 ,  5F058BF03 ,  5F058BF07 ,  5F058BH12 ,  5F058BH20 ,  5F058BJ02

引用特許：

審査官引用 (3件)

• 接点ゲート構造と方法
  公報種別：公開公報   出願番号：特願平9-339042   出願人：テキサスインスツルメンツインコーポレイテツド
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-219987   出願人：株式会社東芝
• 特開昭58-145137