特許
J-GLOBAL ID:200903051157839224

MEMS構造体およびその製造方法、並びにMEMS構造体混載半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): ポレール特許業務法人
公報種別:公開公報
出願番号(国際出願番号):特願2006-026958
公開番号(公開出願番号):特開2007-203420
出願日: 2006年02月03日
公開日(公表日): 2007年08月16日
要約:
【課題】本発明の目的は、高性能のLSIの性能を維持しながら、応力制御したMEMS構造体を形成し、両者を1チップ上に集積化することにあり、さらにMEMS構造体を電気的・化学的に保護し、かつ、MEMS可動部全体を低応力化することにある。【解決手段】MEMS構造体に、低温成膜可能な金属シリコン化合物膜を用い、成膜時の温度T1を、成膜以降の製造プロセスで必須となる、高性能LSIの特性を劣化させない熱処理温度T2と、偽結晶化温度T3に照らし合わせて、任意に選択することにより、MEMS構造体の完成時点での残留応力を制御する。【選択図】図4
請求項(抜粋):
基板上に形成された、可動部を有するMEMS構造体の製造方法であって、 前記可動部を高融点金属のシリコン化合物を含む薄膜を用いて形成する可動部形成工程を有し、 前記可動部形成工程における前記薄膜の成膜熱処理温度T1を、T1≧350°Cの温度範囲に設定するとともに、前記可動部形成工程の後続の工程における熱処理温度の上限温度T2を400°C≦T2≦450°Cの温度範囲に設定することにより、前記薄膜が前記MEMS構造体の形成工程において有する応力を所定の値の引っ張り応力範囲に制御することを特徴とするMEMS構造体の製造方法。
IPC (4件):
B81C 1/00 ,  H01L 29/84 ,  B81B 3/00 ,  G01L 9/00
FI (4件):
B81C1/00 ,  H01L29/84 Z ,  B81B3/00 ,  G01L9/00 305B
Fターム (29件):
2F055AA40 ,  2F055BB01 ,  2F055CC02 ,  2F055DD05 ,  2F055EE25 ,  2F055FF11 ,  2F055GG01 ,  2F055GG15 ,  4M112AA01 ,  4M112AA02 ,  4M112BA07 ,  4M112CA01 ,  4M112CA03 ,  4M112CA11 ,  4M112CA21 ,  4M112CA23 ,  4M112CA31 ,  4M112DA03 ,  4M112DA04 ,  4M112DA06 ,  4M112DA14 ,  4M112EA06 ,  4M112EA07 ,  4M112EA12 ,  4M112EA14 ,  4M112EA18 ,  4M112FA09 ,  4M112FA20 ,  4M112GA03
引用特許:
出願人引用 (3件) 審査官引用 (6件)
  • 特開平2-307218
  • 特開平2-307218
  • 特開平4-049670
全件表示

前のページに戻る