特許
J-GLOBAL ID：200903051211479913
半導体集積回路装置及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-235012
公開番号（公開出願番号）：特開平10-079479
出願日： 1996年09月05日
公開日（公表日）： 1998年03月24日
要約：
【要約】【課題】DRAMの様な立体状のキャパシタをもつ半導体集積回路装置の高信頼性を高め、更に集積密度を高める。【解決手段】キャパシタの蓄積容量を増加するために厚さの厚い蓄積電極14と周辺回路部の金属配線15を同一層内に設けた同一金属材料の導電膜で兼用する。【効果】これによりメモリセル領域と周辺回路領域に大きな標高差が生じないため、それぞれの領域部分に微細な配線を形成することができる。大きな蓄積容量のキャパシタを微細なメモリセルに形成することができるために高信頼で、高密度な半導体集積回路装置が実現できる。
請求項（抜粋）：
単一の半導体基板に第1の回路領域と第2の回路領域が形成され、上記第1の回路領域が第1トランジスタと第1トランジスタに接続されたキャパシタをもち、このキャパシタが第1トランジスタが形成された基板主面より上部に形成され、第1トランジスタに接続された所定の厚さをもつ第1電極、第1電極表面上に誘電体を介して形成された第2電極とからなる立体状のキャパシタで、第2の回路領域が第2トランジスタをもつ半導体集積回路装置において、上記第2の回路領域の第2トランジスタが形成された基板主面より上部に、上記第1電極と同一厚さ、かつ、同一材料からなる第1配線層が形成されたことを特徴とする半導体集積回路装置。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 B
, H01L 27/04 C
, H01L 27/10 681 F
