特許
J-GLOBAL ID：200903051231560628
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願平8-291502
公開番号（公開出願番号）：特開平10-135447
出願日： 1996年11月01日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 半導体装置における電子供給層の電子放出能力が、熱処理により低下することを防止する。【解決手段】 InPからなる半導体基板1上に、100nm膜厚のIn0.52Al0.48Asからなるバッファ層2,16nm膜厚のIn0.8Ga0.2Asからなる第1チャネル層20a,4nm膜厚のIn0.53Ga0.47からなる第2チャネル層20b,In0.52Al0.48Asからなるスペーサ層4,10nm膜厚の不純物濃度1×1019/cm3にSiがドープされたn形In0.52Al0.48Asからなるドープ層5,そのドープ層5の上に、ゲートコンタクト層21を、夫々20nmの厚さ寸法のIn0.8Al0.2AsからなるA層21aとIn0.2Al0.8AsからなるB層21bとの超格子として形成することにより、HEMTを作製した。
請求項（抜粋）：
InP基板上に形成され、電子がキャリアとして移動するチャネル層と、このチャネル層に前記電子を供給するn形の不純物がドープされた電子供給層と、この電子供給層上に形成されたゲートコンタクト層と、このゲートコンタクト層上に形成されて、前記チャンネル層を移動する前記電子の量を制御するゲート電極とを設けてなる半導体装置において、前記ゲートコンタクト層は、夫々所定厚さ寸法以上のIn<SB>X</SB>Al<SB>1-X</SB>As層とIn<SB>Y</SB>Al<SB>1-Y</SB>As層(但し、0<X<1,0<Y<1,X≠Y)とが一対以上交互に積層された超格子として形成されて、前記電子供給層の電子放出能力が熱処理によって低下するのを防止し得るように構成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 29/778
, H01L 21/338
, H01L 29/812
