特許
J-GLOBAL ID:200903051522099642

電界効果トランジスタおよびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 山本 秀策
公報種別:公開公報
出願番号(国際出願番号):特願平8-132429
公開番号(公開出願番号):特開平9-051097
出願日: 1996年05月27日
公開日(公表日): 1997年02月18日
要約:
【要約】【課題】 応答速度を向上させた電界効果トランジスタを提供する。【解決手段】 反転層19中の電子の走行方向を、ステップが走る方向と平行にすることにより、シリコン10-酸化膜16界面での電子散乱が抑制可能となり、ミスオリエンテーション角15が小さい基板を用いなくても、高い垂直電界強度でのシリコン10-酸化膜16界面ラフネス散乱による界面移動度の劣化を回避できる。
請求項(抜粋):
ソース領域及びドレイン領域と、該領域間に位置するチャネル領域とを含む半導体基板と、該半導体基板の少なくとも該チャネル領域上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、を備えた電界効果トランジスタであって、該半導体基板の表面は、結晶学的に平滑な面を持つ複数のテラスと、該複数のテラスの境界部に位置する少なくとも一つのステップとを含んでおり、該ステップは、実質的にチャネル長方向に沿って延びている、電界効果トランジスタ。
IPC (2件):
H01L 29/78 ,  H01L 21/20
FI (3件):
H01L 29/78 301 Q ,  H01L 21/20 ,  H01L 29/78 301 H
引用特許:
審査官引用 (3件)
  • 特開昭63-011163
  • シリコン酸化膜形成法
    公報種別:公開公報   出願番号:特願平4-137807   出願人:日本電信電話株式会社
  • 半導体素子
    公報種別:公開公報   出願番号:特願平7-087595   出願人:東芝セラミックス株式会社

前のページに戻る