強誘電体メモリおよび強誘電体メモリ製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：堀城之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-319296
公開番号（公開出願番号）：特開2001-135798
出願日： 1999年11月10日
公開日（公表日）： 2001年05月18日
要約：

【要約】【課題】本発明は、金属配線形成後の熱処理による強誘電体容量特性の劣化を抑制しつつ、かつ下部電極や金属配線の膜剥がれ、ならびに下部電極へのコンタクトにおける導通不良や抵抗増大を根絶できるとともに、信頼性ならびに歩留まりの向上を図ることができる強誘電体メモリおよび強誘電体メモリ製造方法を提供することを課題とする。【解決手段】強誘電体容量素子上に層間絶縁膜6を形成した後、層間絶縁膜6に上部電極12に通じるコンタクトホールを設け、さらにコンタクトホール内および層間絶縁膜6上に金属シリサイド層17を形成した後に、金属シリサイド層17および保護膜を貫通して下部電極10に通じるコンタクトホールを設ける。

請求項（抜粋）：

半導体基板上に形成され、下部電極、強誘電体膜、上部電極が順次積層形成された強誘電体容量素子と、前記上部電極と接する配線層を有する強誘電体メモリにおいて、前記上部電極と接する配線層においては少なくとも1つの金属シリサイド層を含み、さらに前記下部電極と接する配線層においては金属シリサイド層を含まないことを特徴とする強誘電体メモリ。

IPC (5件)：

H01L 27/10 451 , H01L 21/3205 , H01L 21/768 , H01L 27/108 , H01L 21/8242

FI (4件)：

H01L 27/10 451 , H01L 21/88 M , H01L 21/90 A , H01L 27/10 651

Fターム (61件)：

5F033HH04 , 5F033HH08 , 5F033HH28 , 5F033HH33 , 5F033JJ18 , 5F033JJ19 , 5F033JJ33 , 5F033KK01 , 5F033KK07 , 5F033KK08 , 5F033KK18 , 5F033KK33 , 5F033MM05 , 5F033MM07 , 5F033MM08 , 5F033NN06 , 5F033NN07 , 5F033PP15 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ11 , 5F033QQ19 , 5F033QQ31 , 5F033QQ37 , 5F033QQ48 , 5F033RR04 , 5F033SS04 , 5F033SS15 , 5F033VV06 , 5F033VV16 , 5F033XX09 , 5F033XX14 , 5F083FR02 , 5F083GA21 , 5F083GA30 , 5F083JA02 , 5F083JA15 , 5F083JA17 , 5F083JA32 , 5F083JA35 , 5F083JA36 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA43 , 5F083JA53 , 5F083JA56 , 5F083MA05 , 5F083MA06 , 5F083MA16 , 5F083MA17 , 5F083MA19 , 5F083PR03 , 5F083PR05 , 5F083PR21 , 5F083PR22 , 5F083PR23 , 5F083PR33 , 5F083PR39 , 5F083PR40

引用特許：

審査官引用 (4件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平10-198240 出願人：松下電子工業株式会社
強誘電体メモリ装置およびその製造方法
公報種別：公開公報出願番号：特願平10-095846 出願人：日本電気株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平8-213804 出願人：富士通株式会社

全件表示

前のページに戻る