特許
J-GLOBAL ID:200903051800480530
半導体装置の製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
佐藤 一雄 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-066291
公開番号(公開出願番号):特開2001-257352
出願日: 2000年03月10日
公開日(公表日): 2001年09月21日
要約:
【要約】【課題】 常温程度でも安定して動作する単一電子素子を有する半導体装置を得ることを可能にする。【解決手段】 表面に単結晶シリコン層が形成された半導体基板の前記単結晶シリコン層のチャネルとなる領域の膜厚を他の領域よりも薄くする工程と、前記単結晶シリコン層に空格子欠陥を導入する工程と、前記単結晶シリコン層の表面を化学的にエッチングする工程と、を備えたことを特徴とする。
請求項(抜粋):
表面に単結晶シリコン層が形成された半導体基板の前記単結晶シリコン層のチャネルとなる領域の膜厚を他の領域よりも薄くする工程と、前記単結晶シリコン層に空格子欠陥を導入する工程と、前記単結晶シリコン層の表面を化学的にエッチングする工程と、 を備えたことを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 29/786
, H01L 27/10 451
, H01L 29/66
, H01L 21/336
FI (5件):
H01L 27/10 451
, H01L 29/66
, H01L 29/78 622
, H01L 29/78 618 Z
, H01L 29/78 618 D
Fターム (23件):
5F083FZ01
, 5F083PR03
, 5F083PR12
, 5F110AA04
, 5F110AA09
, 5F110BB05
, 5F110BB13
, 5F110CC01
, 5F110DD05
, 5F110DD13
, 5F110FF02
, 5F110FF23
, 5F110FF29
, 5F110GG02
, 5F110GG11
, 5F110GG12
, 5F110GG13
, 5F110GG17
, 5F110GG22
, 5F110GG25
, 5F110GG58
, 5F110NN02
, 5F110QQ05
引用特許:
前のページに戻る