クロック遅延制御装置

発明者：
出願人/特許権者：
代理人 (1件)：山谷晧榮 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-201998
公開番号（公開出願番号）：特開平10-049250
出願日： 1996年07月31日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】基板交換のとき分配器のクロック位相補正情報を正確に読み出すこと。【解決手段】ディジタル回路13、14が同期して動作するクロック信号を生成するクロック信号生成手段10と、クロック信号を分配する分配手段11と、分配されたクロック信号の位相ずれを補正する補正手段12と、基板1に搭載され補正手段12に供給する補正情報を保持する第1の記憶手段15を具備するクロック遅延制御装置において、第1の記憶手段15に格納された版数情報を含む遅延補正情報を読み出すサービスプロセッサ2と、この読み出した遅延補正情報を保持する第2の記憶手段20を具備し、システムの立上りのときサービスプロセッサ2が前記第2の記憶手段20に格納された版数情報と前記第1の記憶手段15から読み出した版数情報を比較し、その一致不一致に応じ補正データを第1の記憶手段15から読み出したものを前記補正手段12に送出するか否かきめる。

請求項（抜粋）：

データ処理システムを構成する複数のディジタル回路が同期して動作するためのクロック信号を生成するクロック信号生成手段と、このクロック信号を各ディジタル回路に分配する分配手段と、分配されたクロック信号の位相ずれを補正する補正手段と、該補正手段に供給される補正情報を保持する第1の記憶手段を具備するクロック遅延制御装置において、前記第1の記憶手段に格納された、版数情報を含む遅延補正情報を読み出すサービスプロセッサと、このサービスプロセッサが前記第1の記憶手段から読み出した遅延補正情報が格納される第2の記憶手段を具備し、データ処理システムの立上りのときに、またはリステムリセットのときに、サービスプロセッサが前記第2の記憶手段に格納された版数情報と前記第1の記憶手段から読み出した版数情報とを比較して、その一致不一致に応じて補正データを第1の記憶手段から読み出したものを前記補正手段に送出するか否か判断することを特徴とするクロック遅延制御装置。

引用特許：

審査官引用 (8件)

特開平4-256114
特開平4-035425
通信制御パッケージのダウン時の制御方式
公報種別：公開公報出願番号：特願平5-114893 出願人：日本電気株式会社

全件表示

前のページに戻る