特許
J-GLOBAL ID:200903051979938240
半導体集積回路及び半導体集積回路のテスト方法
発明者:
,
出願人/特許権者:
代理人 (1件):
伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願2001-364685
公開番号(公開出願番号):特開2003-168298
出願日: 2001年11月29日
公開日(公表日): 2003年06月13日
要約:
【要約】【課題】 低消費電力で、かつ確実な動作マージン試験が可能な半導体集積回路及び半導体集積回路のテスト方法を提供することを目的とする。【解決手段】 通常時においては、TESTフラグ信号が「L」であり、スイッチSWAはオン、スイッチSWBはオフとなり、メモリコア107及び降圧電源108には、同じ第1の昇圧回路104の出力が供給される。試験時においては、TESTフラグ信号が「H」となり、スイッチSWAはオフ、スイッチSWBはオンとなり、メモリコア107には、外部電源接続端子101を介して、電圧が変動するテスト用の外部電源が接続され、降圧電源108には、第2の昇圧回路105の出力が供給される。
請求項(抜粋):
昇圧電源ラインに印加する電圧を変動させて行うテストが可能な半導体集積回路において、前記昇圧電源ラインに接続されている外部電源接続端子と、第1の昇圧電源と、第2の昇圧電源と、内部電源電圧生成回路とを有し、テスト時、外部電源を前記外部電源接続端子に接続し、前記内部電源電圧生成回路は、前記第2の昇圧電源から電源の供給を受けて内部電源電圧を生成することを特徴とする半導体集積回路。
IPC (5件):
G11C 29/00 671
, G01R 31/28
, G05F 3/24
, G11C 11/401
, G11C 11/407
FI (6件):
G11C 29/00 671 M
, G05F 3/24 B
, G11C 11/34 354 F
, G11C 11/34 371 A
, G01R 31/28 V
, G01R 31/28 B
Fターム (37件):
2G132AA01
, 2G132AA08
, 2G132AB06
, 2G132AD01
, 2G132AK07
, 2G132AL11
, 5H420NB02
, 5H420NB16
, 5H420NC02
, 5H420NC26
, 5H420NE26
, 5L106AA01
, 5L106DD11
, 5L106DD36
, 5L106EE08
, 5L106FF01
, 5L106GG05
, 5M024AA04
, 5M024AA37
, 5M024AA91
, 5M024BB28
, 5M024BB29
, 5M024BB40
, 5M024DD85
, 5M024FF02
, 5M024FF03
, 5M024FF12
, 5M024FF22
, 5M024FF27
, 5M024GG05
, 5M024HH09
, 5M024LL17
, 5M024MM04
, 5M024PP01
, 5M024PP02
, 5M024PP03
, 5M024PP07
引用特許:
前のページに戻る