特許
J-GLOBAL ID:200903052011076870
半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (2件):
山崎 宏
, 前田 厚司
公報種別:公開公報
出願番号(国際出願番号):特願2005-172088
公開番号(公開出願番号):特開2006-351583
出願日: 2005年06月13日
公開日(公表日): 2006年12月28日
要約:
【課題】ショットキー障壁の高さおよび幅を容易に制御でき、短チャネル効果を効果的に抑制できる半導体装置を提供する。【解決手段】シリコン基板1と接してショットキー接合を形成するソース領域10,ドレイン領域11と、上記シリコン基板1とソース領域10との境界が露出する部分およびシリコン基板1とドレイン領域11との境界が露出する部分を被覆するように設けられた絶縁層を備える。上記絶縁層は、シリコン基板1とソース領域10との境界およびシリコン基板1とドレイン領域11との境界を跨ぐように、シリコン基板1とソース領域10に接すると共にシリコン基板1とドレイン領域11に接する固定電荷を含む領域8を有する。【選択図】図1E
請求項(抜粋):
半導体と、
上記半導体と接してショットキー接合を形成する導電性領域と、
上記半導体と上記導電性領域との境界が露出する部分を被覆するように設けられた絶縁層とを備え、
上記絶縁層は、上記半導体と上記導電性領域に接し、かつ、上記半導体と上記導電性領域との境界に跨る固定電荷を含む領域を有することを特徴とする半導体装置。
IPC (7件):
H01L 29/78
, H01L 29/47
, H01L 29/872
, H01L 29/423
, H01L 29/49
, H01L 21/336
, H01L 29/786
FI (8件):
H01L29/78 301S
, H01L29/48 F
, H01L29/58 G
, H01L29/78 301P
, H01L29/78 616K
, H01L29/78 617J
, H01L29/78 301G
, H01L29/78 617T
Fターム (93件):
4M104AA01
, 4M104AA08
, 4M104AA09
, 4M104BB01
, 4M104BB19
, 4M104BB20
, 4M104BB21
, 4M104BB23
, 4M104BB25
, 4M104BB28
, 4M104BB40
, 4M104CC03
, 4M104CC05
, 4M104DD02
, 4M104EE03
, 4M104EE05
, 4M104EE09
, 4M104EE12
, 4M104EE14
, 4M104EE16
, 4M104EE17
, 4M104FF06
, 4M104FF14
, 4M104GG09
, 4M104HH20
, 5F110AA07
, 5F110AA30
, 5F110CC01
, 5F110DD02
, 5F110DD05
, 5F110DD13
, 5F110EE01
, 5F110EE04
, 5F110EE05
, 5F110EE09
, 5F110EE14
, 5F110EE31
, 5F110EE32
, 5F110EE33
, 5F110FF01
, 5F110FF02
, 5F110FF04
, 5F110FF06
, 5F110FF07
, 5F110FF09
, 5F110FF36
, 5F110GG02
, 5F110GG12
, 5F110GG13
, 5F110GG15
, 5F110GG28
, 5F110HK05
, 5F110HK40
, 5F110HK50
, 5F110NN62
, 5F110QQ11
, 5F140AA00
, 5F140AA21
, 5F140AC36
, 5F140BA01
, 5F140BD04
, 5F140BD09
, 5F140BD11
, 5F140BD12
, 5F140BD13
, 5F140BD15
, 5F140BD17
, 5F140BF01
, 5F140BF04
, 5F140BF07
, 5F140BF10
, 5F140BF11
, 5F140BF18
, 5F140BG09
, 5F140BG11
, 5F140BG12
, 5F140BG14
, 5F140BG34
, 5F140BG39
, 5F140BG50
, 5F140BG52
, 5F140BG53
, 5F140BH14
, 5F140BJ01
, 5F140BJ08
, 5F140BJ30
, 5F140BK25
, 5F140BK27
, 5F140BK34
, 5F140BK35
, 5F140BK39
, 5F140CB04
, 5F140CF04
引用特許:
前のページに戻る