半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：國分孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-305029
公開番号（公開出願番号）：特開2004-140262
出願日： 2002年10月18日
公開日（公表日）： 2004年05月13日
要約：

【課題】ショットキー・ソース/ドレインMOSFETを効果的に微細化することができる半導体装置及びその製造方法を提供する。【解決手段】サイドウォール5を形成した後、全面に2層の金属膜6及び7を順次堆積する。下層の金属膜6としては、P型トランジスタを形成する場合には、例えばPt膜を形成し、N型トランジスタを形成する場合には、例えばEr膜を形成する。上層の金属膜7としては、例えばNi膜、Co膜又はTi膜を形成する。続いて、例えば、400°Cで30分間程度の熱処理を行うことにより、金属膜6及び7と半導体基板1とを反応させる。化合物膜8は、例えばErSi、PtSi、TiSi又はNiSi膜等からなり、化合物膜9は、例えばNiSi膜、CoSi膜又はTiSi膜等からなる。化合物膜9の存在により、化合物膜8とソース配線10S及びドレイン配線10Dとの間のコンタクト抵抗を従来のものよりも低下させることができる。【選択図】図1

請求項（抜粋）：

半導体からなるチャネルと、前記チャネルに接するソース及びドレインと、夫々、前記ソース及びドレインに接続されたソース配線及びドレイン配線と、を有し、前記ソース及びドレインの少なくとも一方は、少なくとも、金属又は金属と半導体との化合物からなり、前記チャネルにショットキー接合された第1の膜と、前記第1の膜とは異なる金属又は金属と半導体との化合物からなり、前記ソース配線又はドレイン配線に接する第2の膜と、を有することを特徴とする半導体装置。

IPC (4件)：

H01L29/78 , H01L21/336 , H01L29/417 , H01L29/786

FI (9件)：

H01L29/78 301S , H01L29/78 301B , H01L29/78 616V , H01L29/78 616U , H01L29/78 616K , H01L29/78 618B , H01L29/78 618E , H01L29/78 617N , H01L29/50 M

Fターム (66件)：

4M104AA01 , 4M104AA03 , 4M104AA09 , 4M104BB04 , 4M104BB05 , 4M104BB06 , 4M104BB14 , 4M104BB19 , 4M104BB21 , 4M104BB22 , 4M104BB25 , 4M104CC03 , 4M104DD04 , 4M104DD26 , 4M104DD64 , 4M104DD65 , 4M104DD78 , 4M104DD84 , 4M104FF04 , 4M104FF13 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH12 , 4M104HH15 , 4M104HH16 , 5F110AA03 , 5F110AA04 , 5F110AA06 , 5F110BB04 , 5F110CC01 , 5F110DD05 , 5F110DD13 , 5F110EE30 , 5F110EE31 , 5F110EE38 , 5F110GG01 , 5F110GG02 , 5F110GG12 , 5F110GG19 , 5F110GG25 , 5F110GG35 , 5F110GG44 , 5F110HJ11 , 5F110HK05 , 5F110HK40 , 5F110HM07 , 5F110HM17 , 5F110HM20 , 5F110NN62 , 5F140AA01 , 5F140AA10 , 5F140AA39 , 5F140AC28 , 5F140AC36 , 5F140BA01 , 5F140BA05 , 5F140BA17 , 5F140BB18 , 5F140BC12 , 5F140BG08 , 5F140BH27 , 5F140BJ30 , 5F140BK11 , 5F140BK23 , 5F140CF00

引用特許：

審査官引用 (3件)

MOS FETの製造方法と構造
公報種別：公開公報出願番号：特願平5-214556 出願人：テキサスインスツルメンツインコーポレイテツド
半導体装置の電極部及び電極部の形成方法
公報種別：公開公報出願番号：特願平4-146947 出願人：ソニー株式会社
MOSFETデバイスのシステムおよび方法
公報種別：公表公報出願番号：特願2001-545358 出願人：スピネカセミコンダクター,インコーポレイテッド

引用文献：

審査官引用 (1件)

「ショットキ・ソース・ドレイン技術を歪みSiGeMOSFETに導入」

前のページに戻る