特許

J-GLOBAL ID：200903052034544579

半導体装置の製造方法

発明者： 小寺 雅子 ,  松井 嘉孝
出願人/特許権者： 株式会社東芝
代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平11-323716
公開番号（公開出願番号）：特開2001-144092
出願日： 1999年11月15日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 半導体基板上にCu配線を形成する方法において、SiO2 成膜時のCuの表面酸化やSiO2 膜中へのCuの拡散を防止するシリコン窒化膜のブリスター不良を防止して歩留まりを向上させる。【解決手段】 Cu膜を配線溝14もしくはコンタクト孔13或いは配線溝及びコンタクト孔が形成された絶縁膜12上に堆積させてから、Cu膜表面をCMPにより研磨して、Cu配線16もしくはCuコンタクト配線或いはCu配線及びCuコンタクト配線を形成し、その後このCu配線及びCuコンタクト配線に表面保護膜17を形成し、続いて、この絶縁膜上にSiN膜などの酸化保護膜18を形成する。この方法により、Cuの表面処理によりCuの表面状態を制御し、後工程での酸化保護膜(SiN)成膜時において、Cuとこの酸化保護膜との密着性を高めることができる。

請求項（抜粋）：

半導体基板主面の配線溝もしくはコンタクト孔或いは配線溝及びコンタクト孔が形成された絶縁膜上に銅膜を形成し、前記配線溝内もしくは前記コンタクト孔内あるいは前記配線溝内及び前記コンタクト孔内を埋め込む工程と、前記銅膜表面をCMPにより研磨して平坦化する工程と、前記半導体基板主面に機能水を供給して前記配線溝もしくはコンタクト孔に埋め込まれた銅膜表面に銅の酸化物を含む表面保護膜を形成する工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3205 ,  H01L 21/28 301 ,  C23C 22/05 ,  C23C 22/06

FI (5件)：

H01L 21/28 301 R ,  C23C 22/05 ,  C23C 22/06 ,  H01L 21/88 M ,  H01L 21/88 K

Fターム (62件)：

4K026AA06 ,  4K026BA08 ,  4K026BB10 ,  4K026CA16 ,  4K026CA18 ,  4K026CA38 ,  4K026EA03 ,  4M104AA01 ,  4M104BB04 ,  4M104BB30 ,  4M104BB32 ,  4M104CC01 ,  4M104DD17 ,  4M104DD75 ,  4M104DD86 ,  4M104DD89 ,  4M104EE17 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104HH09 ,  4M104HH12 ,  5F033HH11 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK32 ,  5F033KK33 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033MM15 ,  5F033NN06 ,  5F033NN07 ,  5F033NN13 ,  5F033PP15 ,  5F033PP18 ,  5F033PP26 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ86 ,  5F033QQ89 ,  5F033QQ98 ,  5F033RR03 ,  5F033RR06 ,  5F033SS11 ,  5F033SS15 ,  5F033SS26 ,  5F033TT02 ,  5F033WW00 ,  5F033XX01 ,  5F033XX14 ,  5F033XX28

引用特許：

審査官引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-003051   出願人：株式会社東芝
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-191804   出願人：富士通株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-040551   出願人：三菱電機株式会社