特許
J-GLOBAL ID:200903052223285193
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (11件):
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2007-150789
公開番号(公開出願番号):特開2008-305921
出願日: 2007年06月06日
公開日(公表日): 2008年12月18日
要約:
【課題】電極形成のバリアメタル堆積前の前処理において、コンタクトホール径拡大及びボーダレスコンタクトでのコンタクトホール底部の過剰エッチングを抑制する。【解決手段】半導体装置の製造方法は、基板100上の絶縁膜102にコンタクトホール103を形成する工程(a)と、コンタクトホール103の側面及び底面を覆うように、保護膜106を形成する工程(b)と、コンタクトホール103の底面を覆う部分の保護膜106を除去して基板100をコンタクトホール103内に露出させる工程(c)と、コンタクトホール103の下部コーナーを被覆するコーナー被覆部106aを形成する工程(d)と、工程(c)及び工程(d)の後に、コンタクトホール103内に露出した部分の基板100の表面部をエッチングする工程(e)と、工程(e)の後に、コンタクトホール103内に導電材料を堆積して電極105を形成する工程(f)とを備える。【選択図】図1
請求項(抜粋):
基板上に設けられた絶縁膜を貫通して前記基板に達するコンタクトホールを形成する工程(a)と、
前記コンタクトホールの側面及び底面を覆うように、保護膜を形成する工程(b)と、
前記コンタクトホールの底面を覆う部分の前記保護膜を除去して前記基板を前記コンタクトホール内に露出させる工程(c)と、
前記コンタクトホールの下部コーナーを被覆するコーナー被覆部を形成する工程(d)と、
前記工程(c)及び前記工程(d)の後に、前記コンタクトホール内に露出した部分の前記基板の表面部をエッチングにより除去する工程(e)と、
前記工程(e)の後に、前記コンタクトホール内に導電材料を堆積することにより電極を形成する工程(f)とを備えることを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/768
, H01L 21/306
FI (2件):
H01L21/90 C
, H01L21/302 105A
Fターム (27件):
5F004AA05
, 5F004AA14
, 5F004DA23
, 5F004EB01
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033KK01
, 5F033NN05
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033QQ09
, 5F033QQ11
, 5F033QQ14
, 5F033QQ35
, 5F033QQ37
, 5F033QQ48
, 5F033QQ92
, 5F033QQ94
, 5F033SS02
, 5F033SS11
, 5F033TT07
, 5F033XX00
, 5F033XX04
, 5F033XX31
引用特許:
前のページに戻る