特許
J-GLOBAL ID：200903052233531796

メモリシステム

発明者：
竹前 義博

竹前 義博 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願2001-052484
公開番号（公開出願番号）：特開2002-259322
出願日： 2001年02月27日
公開日（公表日）： 2002年09月13日
要約：
【要約】【課題】 本発明は、複数種のメモリチップとこれ等メモリチップを制御するメモリコントローラを有するメモリシステムのコストを低減することにある。【解決手段】 メモリコントローラは、コントローラが出力するコントローラ出力信号を、動作させるメモリチップの動作仕様に応じて、メモリチップが受信可能なメモリ入力信号に変換し、共通バスを介してメモリチップに出力する。メモリコントローラは、メモリチップが出力するメモリ出力信号を共通バスを介して受け、受けた信号をコントローラが受信可能なコントローラ入力信号に変換する。従って、一つのメモリコントローラで複数種のメモリチップをアクセスできる。この結果、メモリコントローラの回路規模を小さくでき、メモリシステムのコストが低減できる。
請求項（抜粋）：
クロック信号に同期して動作する複数種のメモリチップと、前記メモリチップを動作させるためにコントローラから出力されるコントローラ出力信号を、前記各メモリチップの動作仕様に応じた該メモリチップが受信可能なメモリ入力信号に変換するとともに、前記メモリチップから出力されるメモリ出力信号を前記コントローラが受信可能なコントローラ入力信号に変換するメモリコントローラと、前記メモリチップと前記メモリコントローラとを接続し、前記メモリ入力信号および前記メモリ出力信号を伝達する共通バスとを備えていることを特徴とするメモリシステム。
IPC (3件)：
G06F 13/16 510 ,  G06F 12/00 597 ,  G06F 12/00
FI (3件)：
G06F 13/16 510 A ,  G06F 12/00 597 C ,  G06F 12/00 597 U
Fターム (2件)：
5B060MB09 ,  5B060MM01
引用特許：
審査官引用 (5件)
  • マイクロプロセッサ
    公報種別：公開公報   出願番号：特願平7-260873   出願人：株式会社日立製作所, 日立エンジニアリング株式会社
  • 特開平4-326140
  • 特開平2-143347
全件表示

前のページに戻る

TOP

BOTTOM