特許
J-GLOBAL ID：200903052430232199
下部電極上に選択的保護膜パタ-ンを具備する半導体装置のキャパシタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-231228
公開番号（公開出願番号）：特開平10-150155
出願日： 1997年08月27日
公開日（公表日）： 1998年06月02日
要約：
【要約】【課題】下部電極上に選択的に保護膜パタ-ンを形成することによって下部電極の酸化を防止し得る半導体装置のキャパシタ及びその製造方法を提供する。【解決手段】 半導体基板上に下部電極150a,140a,130を形成した後、前記下部電極上にのみ選択的に保護膜パタ-ン155を形成する。次に、前記保護膜パタ-ンの形成された基板の全面に誘電膜160及び上部導電層170を順次に形成する。これによって、下部電極の露出による酸化を防止し、下部導電層に適用し得る物質の選択幅が広められる。
請求項（抜粋）：
半導体基板上にコンタクトホ-ルを有する層間絶縁膜パタ-ンを形成する工程と、前記コンタクトホ-ルを通じて前記半導体基板と接続されるよう前記層間絶縁膜パタ-ン上に下部電極を形成する工程と、前記下部電極上に選択的に保護膜パタ-ンを形成する工程と、前記保護膜パタ-ンの形成された結果物上に、誘電膜及び上部導電層を順次に形成する工程とを含むことを特徴とする半導体装置のキャパシタ製造方法。
IPC (5件)：
H01L 27/04
, H01L 21/822
, H01L 27/10 451
, H01L 27/108
, H01L 21/8242
H01L 27/04 C
, H01L 27/10 451
, H01L 27/10 621 B
, H01L 27/10 651
