特許
J-GLOBAL ID：200903054384737976
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-222776
公開番号（公開出願番号）：特開平8-088329
出願日： 1994年09月19日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】 本発明はコストが低く、信頼性の高いキャパシタの製造方法を提供することを目的とする。【構成】 シリコン基板上に、上層の絶縁膜のエッチングレートが下層の絶縁膜より速くなるような組み合わせで層間絶縁膜を形成し、ソース・ドレイン領域にコンタクトホールを開孔する。次に、ウエットエッチングを行うと上層の絶縁膜の方が下層よりも口径が大きくなる。その後、多結晶Siを堆積し、ケミカルメカニカルポリッシングによって層間絶縁膜上の多結晶Siを除去する。その後、上層の層間絶縁膜のみをエッチング除去することによってストレジノードを形成する。
請求項（抜粋）：
半導体基板上に第1の絶縁膜を形成する工程と、この第1の絶縁膜上に第2の絶縁膜を形成する工程と、この第2の絶縁膜上にマスクパターンを形成する工程と、このマスクパターンを耐エッチングマスクとして前記第1及び第2の絶縁膜を異方性エッチングしてコンタクトホールを形成する工程と、前記第1及び第2の絶縁膜を第2の絶縁膜のエッチング速度が第1の絶縁膜のそれよりも大きな条件で、等方的にエッチングする工程と、前記コンタクトホールを埋め込むように第1の導電膜を形成する工程と、前記第2の絶縁膜をエッチング除去する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
