特許
J-GLOBAL ID：200903052431426434

半導体記憶装置およびそれを用いたシステム

発明者：
杉林 直彦

杉林 直彦 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-154312
公開番号（公開出願番号）：特開2000-339961
出願日： 1999年06月01日
公開日（公表日）： 2000年12月08日
要約：
【要約】【課題】DRAM内に設けられている内部電源回路のスタンバイ時の消費電流を低減する。【解決手段】複数のメモリセル110b,110b,...と、複数のメモリセル110b,110b,...に印加される内部電位HVCを生成する内部電源回路2aと、内部電源回路2aの動作を停止するトランジスタM41およびM42と、内部電源回路2aの出力と外部から供給される電位HVC_EXTのいずれか一方選択するためのスイッチ(トランジスタM43,M44)とを各DRAM内に備え、複数のメモリセルがデータ保持状態である場合に、それらのメモリセルがリフレッシュ動作を行っていないとき(SLEEP=1のとき)、内部電源回路2aの動作を停止させるとともに、スイッチ(トランジスタM43,M44)をオンすることで外部の電源によって内部電位HVCを駆動する。
請求項（抜粋）：
複数のメモリセルと、複数のメモリセルに印加される内部電位を、外部から供給される電源電位から半導体記憶装置内部で生成する内部電源回路と、複数のメモリセルがデータ保持状態にある場合に、それらのメモリセルがリフレッシュ動作を行っていないときに、内部電源回路を停止する内部電源回路停止手段とを備え、前記内部電源回路の出力節点が、スイッチ手段を介して、半導体記憶装置外部へ接続可能であることを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/407 ,  H01L 27/04 ,  H01L 21/822
FI (2件)：
G11C 11/34 354 F ,  H01L 27/04 B
Fターム (8件)：
5B024AA01 ,  5B024BA27 ,  5B024CA07 ,  5F038BB05 ,  5F038DF05 ,  5F038DF08 ,  5F038DF17 ,  5F038EZ20
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM