特許
J-GLOBAL ID:200903052450400594

バス間のデータ転送方法、バス間を接続するためのブリッジ装置、及び複数のバスを含むデータ処理システム

発明者:
出願人/特許権者:
代理人 (1件): 合田 潔 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-015772
公開番号(公開出願番号):特開平10-222457
出願日: 1997年01月29日
公開日(公表日): 1998年08月21日
要約:
【要約】 (修正有)【課題】2次側PCIデバイスから2次側ISAデバイスへのアクセス要求が生じてPCItoPCIブリッジがそれを1次側へ伝送してしまい1次側からは応答がないといったようなケースでは、従来はPCItoPCIブリッジは1次側でマスタ・アボート、2次側でターゲット・アボートをしており、サブトラクティブ動作がサポートされていても要求先ISAデバイスはバス・サイクルを獲得できなかった。【解決手段】PCItoPCIブリッジ21が要求先のアドレスをリトライ・レジスタに保管するとともにターゲット・アボートでなくリトライによって2次側のバス・サイクルを終了させるようにさせる。要求元PCIデバイスはそれによってリトライするが、PCItoPCIブリッジはリトライ・レジスタを参照してこれには応答せず1次側にも伝送しない。その結果、2次側のどのポジティブ装置も応答しないのでPCItoISAブリッジ51はサブトラクティブに応答でき、結果として要求先ISAデバイスも応答できる。
請求項(抜粋):
第1のバス、第1のブリッジ装置によって前記第1のバスと相互接続された第2のバス、及び第2のブリッジ装置によって前記第2のバスと相互接続された第3のバスを含み、前記第2のバス上の装置は所定範囲内のアドレスを使用するとともにそれ以外のバス上の装置は前記所定範囲外のアドレスを使用するデータ処理システムにおいて、バス間のデータ転送を制御するための方法であって、(a)前記第2のバス上の装置が前記第3のバス上の装置に対してアクセスを要求する段階と、(b)前記第1のブリッジ装置がアクセス要求に応答するとともに前記第1のバス上に伝送する段階と、(c)前記第1のバス上の全ての装置がアクセス要求に反応しなかったことに応答して、前記第1のブリッジ装置がアクセス要求された装置のアドレスを保持するとともに、該アクセス要求を終了させる段階と、(d)前記第2のバス上の装置がアクセス要求を再試行する段階と、(e)アクセス要求された装置のアドレスが保持中のアドレスと同一であるときには、前記第1のブリッジ装置はアクセス要求に応答しない段階と、(f)前記第2のバス上の他の全ての装置がアクセス要求に反応しなかったことに応答して、前記第2のブリッジ装置が該アクセス要求に反応するとともに前記第3のバス上に伝送する段階と、を含むことを特徴とするバス間のデータ転送方法。
IPC (4件):
G06F 13/36 310 ,  G06F 13/36 510 ,  G06F 13/12 330 ,  G06F 13/14 320
FI (4件):
G06F 13/36 310 E ,  G06F 13/36 510 ,  G06F 13/12 330 A ,  G06F 13/14 320 A
引用特許:
出願人引用 (2件) 審査官引用 (1件)
  • 転送情報制御方式
    公報種別:公開公報   出願番号:特願平3-167855   出願人:富士通株式会社

前のページに戻る