特許
J-GLOBAL ID：200903052495369736

半導体ウェーハおよび半導体ウェーハの製造方法

発明者：
小川 英徳

小川 英徳 について

, 
斉藤 久三

斉藤 久三 について

, 
内田 智朗

内田 智朗 について


出願人/特許権者：
コマツ電子金属株式会社

コマツ電子金属株式会社 について


代理人 (1件)： 田中 秀晴
公報種別：公開公報
出願番号（国際出願番号）：特願2002-132218
公開番号（公開出願番号）：特開2003-332183
出願日： 2002年05月08日
公開日（公表日）： 2003年11月21日
要約：
【要約】【課題】 ウェーハ外周部近傍におけるエピタキシャル層の薄膜化(外周ダレ)を防止し、より高度に均一化されたエピタキシャル層を有する半導体ウェーハおよびその製造方法を提供する。【解決手段】 単結晶インゴット成長工程STEP1と、外形研削工程STEP2と、スライス工程STEP3と、スライスされたウェーハに平坦化処理を施す工程STEP4〜6と、前記ウェーハの少なくとも一面にエピタキシャル層を成長させるエピタキシャル成長工程STEP7とを有する半導体ウェーハの製造方法において、エピタキシャル成長工程STEP7までのウェーハの径を所望の製品径よりも大きいものとし、エピタキシャル成長工程STEP7の後に、所望の製品径までウェーハの周辺部分を除去する工程を施す。ウェーハ周辺部分の除去は、縮径面取りか、レーザー割断(溶断)により行う。
請求項（抜粋）：
ウェーハにエピタキシャル成長処理を施して半導体ウェーハを製造する方法において、前記エピタキシャル成長処理時のウェーハの径を製品径よりも大きいものとし、前記エピタキシャル成長処理の後に、前記製品径までウェーハの周辺部分を除去する、ことを特徴とする半導体ウェーハの製造方法。
IPC (5件)：
H01L 21/02 ,  B23K 26/00 ,  B23K 26/00 320 ,  H01L 21/304 601 ,  B23K101:40
FI (5件)：
H01L 21/02 B ,  B23K 26/00 D ,  B23K 26/00 320 E ,  H01L 21/304 601 B ,  B23K101:40
Fターム (3件)：
4E068AD01 ,  4E068AE01 ,  4E068DA10
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM