特許
J-GLOBAL ID：200903052506910124
Si3 N4 膜の形成方法及びMIS型半導体素子
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-174453
公開番号（公開出願番号）：特開平9-008034
出願日： 1995年06月16日
公開日（公表日）： 1997年01月10日
要約：
【要約】【目的】 熱硫酸過水によりレジスト膜を除去する際に、Si3 N4 膜の膜べりを抑制することができるSi3 N4 膜の形成方法を提供する。【構成】 本方法は、半導体基板10に通常の熱酸化法によりSiO2 膜14を形成し、SiO2 膜14に窓を開けて電極形成領域16とする。膜厚50nmになるようにSi3 N4 膜18を基板10全面に通常の条件でCVD法により形成する。Si3 N4 膜18を基板10上に成膜した後、プラズマアッシング装置を使用して酸素プラズマ処理を施し、Si3 N4 膜の表面を酸化して膜厚1nm以下の超薄膜のSiO2 膜20を形成する。ホトレジストのマスクパターン22を使用して、通常のホトリソグラフィ法により、薄いSiO2 膜20を表面に有するSi3 N4 膜18をエッチングする。最後に、マスクパターン22のホトレジストを120°C から140°C の範囲の温度の熱硫酸過水で洗浄して除去する。
請求項（抜粋）：
Si3 N4 膜を半導体基板上に形成する方法であって、Si3 N4 膜を半導体基板上に成膜する工程と、酸素プラズマ処理又は熱酸化処理をウェハに施してSi3 N4 膜の表面を酸化し、Si3 N4 膜の表面に極く薄いSiO2 膜を形成する工程と、ホトレジスト膜のマスクパターンを形成する工程と、マスクパターンをマスクにして薄いSiO2 膜及びSi3 N4 膜をエッチングする工程と、熱硫酸過水でマスクパターンのホトレジストを除去する工程とを備えることを特徴とするSi3 N4 膜の形成方法。
IPC (4件)：
H01L 21/318
, H01L 21/3065
, H01L 29/78
, H01L 21/336
H01L 21/318 A
, H01L 21/302 H
, H01L 29/78 301 P
