特許

J-GLOBAL ID：200903052546569514

抵抗性クロスポイントメモリセルアレイ内のメモリセルストリング

発明者： リチャード・リー・ヒルトン ,  コービン・チャンピオン ,  ケネス・カイ・スミス ,  フレデリック・エイ・パーナー
出願人/特許権者： ヒューレット-パッカード デベロップメント カンパニー エル.ピー.
代理人 (3件)： 古谷 聡 ,  溝部 孝彦 ,  西山 清春
公報種別：公開公報
出願番号（国際出願番号）：特願2004-195174
公開番号（公開出願番号）：特開2005-032416
出願日： 2004年07月01日
公開日（公表日）： 2005年02月03日
要約：

【課題】メモリセルの電気的な分離性を損なうことなく実装密度を高める。【解決手段】メモリセルストリング内のメモリセル(12)からの読み出し動作を行うためのシステム及び方法を提供する。この方法は、メモリセルストリングに一定電流を加えるステップと、メモリセルストリングにかかる第1の電圧を測定するステップと、メモリセルを第1の状態に書き込むステップと、メモリセルストリングにかかる第2の電圧を測定するステップと、第1の電圧が第2の電圧と異なるか否かを判定するステップを含む。【選択図】図4

請求項（抜粋）：

データ記憶装置(8)であって、 直列に結合された第1のメモリセル(70a、70b、70c、70d)および第2のメモリセル(70a、70b、70c、70d)を含むメモリセルストリング(12)と、 前記ストリングに一定の電流を加えるように構成された電流源(72)と、 前記メモリセルストリングに結合される回路(74)であって、前記電流源が前記メモリセルストリングに前記一定の電流を加え、前記第1のメモリセルが第1の状態に書き込まれるのに応答して、前記メモリセルストリングにかかる電圧の変化を検出するように構成される、回路 とを備える、データ記憶デバイス。

IPC (1件)：

G11C11/15

FI (2件)：

G11C11/15 150 ,  G11C11/15 140

引用特許：

審査官引用 (4件)

• メモリーセルの情報内容を評価するための方法と回路配列
  公報種別：公表公報   出願番号：特願2001-527285   出願人：インフィネオンテクノロジーズアクチエンゲゼルシャフト
• デジタル・アナログ・多値データ処理装置および半導体装置
  公報種別：公開公報   出願番号：特願平10-180970   出願人：キヤノン株式会社
• 磁気記憶装置及びその駆動方法
  公報種別：公開公報   出願番号：特願平10-074577   出願人：株式会社東芝
• トンネル磁気抵抗素子を利用した半導体記憶装置
  公報種別：公開公報   出願番号：特願2001-007946   出願人：日本電気株式会社