特許
J-GLOBAL ID:200903052548347080
半導体装置およびその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平11-044223
公開番号(公開出願番号):特開2000-243860
出願日: 1999年02月23日
公開日(公表日): 2000年09月08日
要約:
【要約】【課題】 同一基板に2層ポリシリコン縦型バイポーラトランジスタとMISFETとを有する半導体装置の多結晶シリコン膜の低抵抗化、工程数および材料費の増加を抑制する。【解決手段】 ベース引き出し電極8B、エミッタ引き出し電極8Eが2層構造で形成されたバイポーラトランジスタと、ゲート電極12を有するMISFETと、抵抗体16およびその引き出し電極17を有する抵抗素子とが同一基板に形成された半導体装置において、バイポーラトランジスタ、MISFETおよび抵抗素子を形成後、ベース引き出し電極8B、エミッタ引き出し電極8E、ゲート電極12および引き出し電極17上の絶縁膜をエッチバックして除去し、その後、チタン膜の堆積、熱処理および未反応チタンの選択的除去の各工程からなるサリサイド技術を適用してシリサイド層20を形成する。
請求項(抜粋):
同一基板にバイポーラトランジスタおよびMISFETを含み、前記バイポーラトランジスタのエミッタに接続されたエミッタ引き出し電極が前記バイポーラトランジスタのベースに接続されたベース引き出し電極上に形成された半導体装置であって、前記エミッタ引き出し電極、前記ベース引き出し電極および前記MISFETのゲート電極がシリコンを主成分とする膜からなり、前記エミッタ引き出し電極、前記ベース引き出し電極、前記ゲート電極、前記バイポーラトランジスタのコレクタ引き出し部、および、前記MISFETのソース・ドレインを構成する活性領域、の各表面に、同時に形成された金属シリサイド層を有することを特徴とする半導体装置。
IPC (9件):
H01L 21/8249
, H01L 27/06
, H01L 27/04
, H01L 21/822
, H01L 21/8222
, H01L 21/8234
, H01L 29/43
, H01L 21/331
, H01L 29/73
FI (6件):
H01L 27/06 321 B
, H01L 27/04 P
, H01L 27/06 101 U
, H01L 27/06 102 A
, H01L 29/46 D
, H01L 29/72
Fターム (76件):
4M104AA09
, 4M104BB01
, 4M104BB02
, 4M104BB03
, 4M104BB20
, 4M104BB25
, 4M104BB28
, 4M104DD04
, 4M104DD43
, 4M104DD66
, 4M104DD84
, 4M104DD89
, 4M104EE08
, 4M104FF14
, 5F003AZ03
, 5F003BA27
, 5F003BA96
, 5F003BB01
, 5F003BB05
, 5F003BB06
, 5F003BB07
, 5F003BB08
, 5F003BC01
, 5F003BC08
, 5F003BH07
, 5F003BH18
, 5F003BJ15
, 5F003BJ20
, 5F003BP08
, 5F003BP23
, 5F003BP31
, 5F003BP41
, 5F003BP93
, 5F003BS06
, 5F003BS08
, 5F038AR08
, 5F038AR09
, 5F038EZ06
, 5F038EZ14
, 5F038EZ17
, 5F048AA09
, 5F048AC07
, 5F048AC10
, 5F048BA01
, 5F048BA17
, 5F048BB05
, 5F048BB06
, 5F048BB07
, 5F048BB08
, 5F048BC06
, 5F048BG01
, 5F048BG05
, 5F048CA03
, 5F048CA04
, 5F048CA07
, 5F048CA14
, 5F048CA15
, 5F048DA25
, 5F082AA38
, 5F082BA05
, 5F082BA06
, 5F082BA10
, 5F082BA13
, 5F082BA16
, 5F082BA22
, 5F082BA28
, 5F082BA47
, 5F082BC04
, 5F082BC09
, 5F082BC18
, 5F082EA10
, 5F082EA15
, 5F082EA22
, 5F082EA32
, 5F082EA45
, 5F082GA03
引用特許:
前のページに戻る