特許
J-GLOBAL ID：200903052574529030
強誘電体メモリ装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-043806
公開番号（公開出願番号）：特開2002-246563
出願日： 2001年02月20日
公開日（公表日）： 2002年08月30日
要約：
【要約】【課題】 強誘電体からなる容量絶縁膜を持つ容量素子の形成時であって、特にCMP法により下部電極を形成する際に所定形状の下部電極を確実に得られるようにする。【解決手段】 半導体基板11上に形成され、それぞれが、下部電極15と、該下部電極15の上に形成された強誘電体からなる容量絶縁膜17と、該容量絶縁膜17の上に形成された上部電極18とにより構成された複数の容量素子30を備えている。各下部電極15は、それぞれの上面が埋込絶縁膜16によって該埋込絶縁膜16の上面と平坦化されるように埋め込まれ、且つ、各上面における任意の位置からそれぞれ最も近い端部までの距離が0.6μm以下となる平面形状を有している。
請求項（抜粋）：
半導体基板の上に形成され、それぞれが、下部電極と、該下部電極の上に形成された強誘電体からなる容量絶縁膜と、該容量絶縁膜の上に形成された上部電極とにより構成された複数の容量素子を備え、前記各下部電極は、それぞれの上面が埋込絶縁膜によって該埋込絶縁膜の上面と平坦化されるように埋め込まれ、且つ、各上面における任意の位置からそれぞれ最も近い端部までの距離が0.6μm以下となる平面形状を有していることを特徴とする強誘電体メモリ装置。
Fターム (14件)：
5F083FR02
, 5F083GA09
, 5F083JA14
, 5F083JA15
, 5F083JA38
, 5F083JA39
, 5F083JA43
, 5F083MA06
, 5F083MA17
, 5F083NA01
, 5F083NA08
, 5F083PR39
, 5F083PR40
, 5F083ZA28
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
