特許
J-GLOBAL ID：200903052868328156

半導体装置とその製造方法

発明者：
大窪 宏明

大窪 宏明 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平10-125547
公開番号（公開出願番号）：特開平11-330457
出願日： 1998年05月08日
公開日（公表日）： 1999年11月30日
要約：
【要約】【課題】 半導体基板上に形成する層間絶縁膜を平坦に形成することを可能にすると共に、それにより配線層の断線、ショート等の不具合を無くし、以って、歩留まりを向上させた埋込ゲート型の半導体装置を提供する。【解決手段】 溝8内に設けられた埋込ゲート6の両側にソース、ドレインを形成した半導体装置において、層間膜4を介して、前記ソース、ドレイン上に前記ソース、ドレイン用の金属配線9、9を設けると共に、前記ソース、ドレイン用の金属配線9、9に挟まれるように、前記ソース、ドレイン用の配線層と同一の配線層で、且つ、前記ゲート6上にゲート用の配線9Aを形成したことを特徴とする。
請求項（抜粋）：
溝内に設けられた埋込ゲートの両側にソース、ドレインを形成した半導体装置において、層間膜を介して、前記ソース、ドレイン上に前記ソース、ドレイン用の金属配線を夫々設けると共に、前記ソース、ドレイン用の金属配線に挟まれるように、前記ソース、ドレイン用の配線層と同一の配線層で、且つ、前記ゲート上にゲート用の配線を形成したことを特徴とする半導体装置。
IPC (2件)：
H01L 29/78 ,  H01L 21/336
FI (2件)：
H01L 29/78 301 V ,  H01L 29/78 301 P
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM