特許

J-GLOBAL ID：200903052893418020

電極構造、薄膜トランジスタおよびそれらの製造方法

発明者： 山田 啓作
出願人/特許権者： 株式会社 液晶先端技術開発センター
代理人 (1件)： 和泉 良彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-053156
公開番号（公開出願番号）：特開2003-258259
出願日： 2002年02月28日
公開日（公表日）： 2003年09月12日
要約：

【要約】【課題】電気的導通不良の発生が防止できる電極構造、薄膜トランジスタおよびそれらの製造方法を提供する。【解決手段】ガラス基板1上に、ソース電極11およびドレイン電極12に対応して2個の電極抵抗低減用の金属層2が選択的に設けられ、ソース領域5およびドレイン領域6の一部が金属層2上にそれぞれ設けられ、各金属層2上のソース領域5およびドレイン領域6上に、それぞれコンタクトホール10の少なくとも一部が位置する構造。

請求項（抜粋）：

絶縁基層上に設けた半導体層と、金属電極とをコンタクトホールを介して接続する電極構造において、前記絶縁基層上に、電極抵抗低減用の金属層が選択的に設けられ、前記半導体層の一部が前記金属層上に設けられ、前記金属層上の前記半導体層上に、前記コンタクトホールの少なくとも一部が位置し、少なくとも前記コンタクトホール内に、前記半導体層と接続される前記金属電極が設けられていることを特徴とする電極構造。

IPC (4件)：

H01L 29/786 ,  H01L 21/20 ,  H01L 21/336 ,  H01L 29/417

FI (5件)：

H01L 21/20 ,  H01L 29/78 616 S ,  H01L 29/78 616 K ,  H01L 29/78 627 G ,  H01L 29/50 M

Fターム (61件)：

4M104AA01 ,  4M104AA08 ,  4M104AA09 ,  4M104BB02 ,  4M104BB13 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB30 ,  4M104CC01 ,  4M104CC05 ,  4M104DD08 ,  4M104DD16 ,  4M104DD37 ,  4M104DD65 ,  4M104DD91 ,  4M104EE03 ,  4M104EE16 ,  4M104FF31 ,  4M104GG09 ,  4M104HH15 ,  4M104HH20 ,  5F052AA02 ,  5F052AA03 ,  5F052BB07 ,  5F052DA02 ,  5F052DB03 ,  5F052EA15 ,  5F052FA04 ,  5F052JA01 ,  5F110AA03 ,  5F110AA04 ,  5F110AA26 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE04 ,  5F110FF02 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HK04 ,  5F110HK06 ,  5F110HK33 ,  5F110HL01 ,  5F110HL03 ,  5F110HL11 ,  5F110NN04 ,  5F110NN23 ,  5F110NN35 ,  5F110PP03 ,  5F110PP05 ,  5F110PP08 ,  5F110PP24 ,  5F110QQ11

引用特許：

審査官引用 (3件)

• 特開平2-069942
  
• 薄膜トランジスタ
  公報種別：公開公報   出願番号：特願平8-124479   出願人：シャープ株式会社
• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平7-133836   出願人：シャープ株式会社