特許
J-GLOBAL ID：200903052931225257

半導体素子の実装方法および半導体装置

発明者：
村上 朝夫

村上 朝夫 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-203891
公開番号（公開出願番号）：特開平10-050765
出願日： 1996年08月01日
公開日（公表日）： 1998年02月20日
要約：
【要約】【課題】 半導体素子と基板の安定した接続状態を保つ。【解決手段】 回路基板1上に配置された実装用パッド2の表面に無電解ニッケルめっき3を施した後、サンドブラスト5を吹き付けて、該表面を粗化して凹凸部を形成する。この際、回路基板1上の実装用パッド2以外の領域は保護レジスト4により保護されている。次に、凹凸部が形成された実装用パッド2を該凹凸部の深さよりも薄い厚さの金めっき6で覆う。次に、回路基板1上に封止樹脂7を供給する。そして、半導体素子8に形成されたバンプ電極9を実装用パッド2に形成された凹凸部に食い込ませるように、半導体素子8と回路基板1とを接続する。最後に、封止樹脂7を硬化する。
請求項（抜粋）：
半導体素子を基板に実装することによって形成される半導体装置であって、前記基板上に形成され、表面に凹凸部を有する実装用パッドと、前記半導体素子の前記基板側の面に形成され、前記実装用パッドの凹凸部に食い込んで配置されるバンプ電極と、前記半導体素子と前記基板との間に介在する封止樹脂とを有することを特徴とする半導体装置。
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM