特許

J-GLOBAL ID：200903053030692227

半導体記憶装置

発明者： 冨上 健司 ,  宮元 崇行
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-071136
公開番号（公開出願番号）：特開平5-274875
出願日： 1992年03月27日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】 電源電圧が低い場合でも、ワード線の電圧の立上がり速度を速くすることが可能な半導体記憶装置を得ることである。【構成】 ワードドライバ7aに含まれる各ドライバ回路71は、トランスファトランジスタTR1およびドライバトランジスタTR2を含む。トランスファトランジスタTR1のゲートには、アクティイブ期間に、トランスファトランジスタTR1のしきい値電圧よりも低い所定の電圧を電源電圧に加えた電圧が与えられる。

請求項（抜粋）：

ワード線と、前記ワード線を選択するための選択信号を発生する選択手段と、前記選択信号に応答して前記ワード線を駆動する駆動手段とを備え、前記駆動手段は、電源電圧を受けるゲートを有し、前記選択信号に応答する電圧を伝達するためのトランスファトランジスタと、前記トランスファトランジスタにより伝達された電圧を受けるゲートを有し、前記ワード線を所定の電圧に充電するためのドライバトランジスタとを含み、アクティブ時に、前記トランスファトランジスタのゲートに与えられる電圧を、前記トランスファトランジスタのしきい値電圧よりも低い所定の電圧を前記電源電圧に加えた電圧に、昇圧する昇圧手段をさらに備えた、半導体記憶装置。

IPC (2件)：

G11C 11/407 ,  G11C 11/413

FI (2件)：

G11C 11/34 354 D ,  G11C 11/34 301 A

引用特許：

審査官引用 (4件)

• 特開平1-094591
  
• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平4-001015   出願人：日本電気株式会社
• 特開昭62-178013
  
• 半導体メモリ
  公報種別：公開公報   出願番号：特願平3-212548   出願人：日本電気株式会社