特許
J-GLOBAL ID：200903053318419541

半導体装置とその製造方法

発明者：
三澤 秀樹

三澤 秀樹 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-076701
公開番号（公開出願番号）：特開平8-274196
出願日： 1995年03月31日
公開日（公表日）： 1996年10月18日
要約：
【要約】【構成】フローティングゲートとコントロールゲート、及びフーローティングゲートコントロールゲート間絶縁膜を有するMOS型トランジスタ構造をなし、前記フローティングゲートへの電荷の注入状態の如何によって、前記コントロールゲートの前記MOSトランジスタの特性の制御しきい値電圧が変化する半導体装置において、半導体記憶素子のフローティングゲートの側面のすべてを、コントロールゲートとフーローティングゲートコントロールゲート間絶縁膜で覆う。【効果】フラッシュEEPROM等の半導体記憶装置のフォト、エッチング工程を削減でき、半導体記憶素子のゲート電極を形成する為のエッチングも容易にできる。フローティングゲートとコントロールゲート間の容量が増え、フローティイングゲートコントロールゲート間絶縁膜を薄くすることなく、データ保持特性とデータの書き込み特性が向上し、低い印加電圧でデータの書き換えが可能。
請求項（抜粋）：
フローティングゲートとコントロールゲート、及びフーローティングゲートコントロールゲート間絶縁膜を有するMOS型トランジスタ構造をなし、前記フローティングゲートへの電荷の注入状態の如何によって、前記コントロールゲートの前記MOSトランジスタの特性の制御しきい値電圧が変化する半導体装置において、前記フローティングゲートの側面のすべてが、前記コントロールゲートと前記フーローティングゲートコントロールゲート間絶縁膜におおわれていることを特徴としている半導体装置。
IPC (7件)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/3065 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 27/115
FI (5件)：
H01L 29/78 371 ,  H01L 21/316 S ,  H01L 21/318 A ,  H01L 21/302 F ,  H01L 27/10 434
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM