特許
J-GLOBAL ID:200903053401835263
デジタルデータ分割回路およびそれを用いたアクティブマトリクス型表示装置
発明者:
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2000-019944
公開番号(公開出願番号):特開2000-338920
出願日: 2000年01月28日
公開日(公表日): 2000年12月08日
要約:
【要約】【課題】 消費電力、安定性、信頼性に優れたデジタルデータ分割回路を提供すること。【解決手段】 シリアルに入力されるデジタルデータをパラレルなデジタルデータに変換し出力するデジタルデータ分割回路において、入力されるデジタルデータの周波数の1/2以下のクロック信号を用いることによる。
請求項(抜粋):
mHzでシリアルに入力されるデジタルデータを、2y個のパラレルな(m・2-y)Hzのデジタルデータに変換し出力するデジタルデータ分割回路において(mは正数、yは自然数)、(m/2)Hz以下の複数のクロック信号によって動作することを特徴とするデジタルデータ分割回路。
IPC (5件):
G09G 3/20 623
, G09G 3/20 612
, G02F 1/133 550
, G09G 3/30
, G09G 3/36
FI (5件):
G09G 3/20 623 J
, G09G 3/20 612 K
, G02F 1/133 550
, G09G 3/30 J
, G09G 3/36
引用特許:
審査官引用 (3件)
-
シリアルパラレル変換回路
公報種別:公開公報
出願番号:特願平9-131477
出願人:富士通株式会社
-
特開平3-026107
-
デマルチプレクサ
公報種別:公開公報
出願番号:特願平8-089184
出願人:日本電気株式会社
前のページに戻る