特許
J-GLOBAL ID：200903053410944245

リソグラフィシミュレーションのための装置および方法

発明者：
イエ ジュン

イエ ジュン について

, 
ルー イエン-ウェン

ルー イエン-ウェン について

, 
ツァオ ユー

ツァオ ユー について

, 
チェン ルオチー

チェン ルオチー について

, 
チェン シュン

チェン シュン について


出願人/特許権者：
ブライオン テクノロジーズ インコーポレイテッド

ブライオン テクノロジーズ インコーポレイテッド について


代理人 (2件)： 稲葉 良幸 ,  大貫 敏史
公報種別：公開公報
出願番号（国際出願番号）：特願2009-000846
公開番号（公開出願番号）：特開2009-105430
出願日： 2009年01月06日
公開日（公表日）： 2009年05月14日
要約：
【課題】従来のリソグラフィシミュレーションのための装置および方法によると、リソグラフィ処理の完全なプロセスシミュレートおよび/また解析ができないという課題があった。【解決手段】本発明は、アプリケーションに特化したハードウェアアクセラレータを含んでいるリソグラフィシミュレーション装置構造を利用しており、および、マスクデザインの実証、描写および/または検査を容易にし加速する処理手法を利用している。この処理装置は、デザインが最終ウェーハパターン上の望ましい結果を提供しおよび/または達成することを実証するため詳細なシミュレーションと完全なリソグラフィ過程の描写を含んでいる。装置は、データを取り扱う際に、分岐と内部従属を持っている事例に基づくロジックを実行する一般目的のコンピュータデバイスと計算が集中しているタスクの多くを実行するアクセラレータ装置を含んでいる。【選択図】図5
請求項（抜粋）：
所定の構成の多数のポリゴンを含んでいるリソグラフィックデザインをシミュレートするための装置であって、 多数のポリゴンをピクセルベースのビットマップ表現に変換するためのマイクロプロセッササブシステムと、 前記マイクロプロセッササブシステムと対になって、該リソグラフィックデザインのピクセルベースのビットマップ表現を使用して該リソグラフィックデザインの空間イメージの少なくとも一部分を計算するためのアクセラレータサブシステムと を含み、該ピクセルベースのビットマップはピクセルデータを含んでおり、該ピクセルデータのそれぞれは所定のピクセルサイズを有しているピクセルを表現しており、該アクセラレータサブシステム中のハードウェアアクセラレータサブシステムはピクセルデータを並列に処理するために構成されている多数のプログラマブルゲートアレイを有していることを特徴とする装置。
IPC (1件)：
H01L 21/027
FI (2件)：
H01L21/30 516Z ,  H01L21/30 502V
Fターム (8件)：
5F046AA17 ,  5F046AA25 ,  5F046BA04 ,  5F046BA05 ,  5F046CB25 ,  5F046DA13 ,  5F046DD03 ,  5F046DD06
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM