特許
J-GLOBAL ID：200903053428779772

ラスタスキャン順序の画像データとブロックスキャン順序の画像データとの間の変換のための画像処理装置及び方法

発明者：
朴 賢相

朴 賢相 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (2件)： 志賀 正武 ,  渡邊 隆
公報種別：公開公報
出願番号（国際出願番号）：特願2003-374900
公開番号（公開出願番号）：特開2004-159330
出願日： 2003年11月04日
公開日（公表日）： 2004年06月03日
要約：
【課題】 ラスタフォーマットとブロックフォーマットとの間の画像データを相互変換する画像処理装置及び方法を提供する。【解決手段】 ラスタフォーマットとブロックフォーマットとの間の画像データを相互変換する画像処理装置及び方法は、特に、ラスタフォーマットをブロックフォーマットに転換する時に、カメラプロセッサで発生した画像データを各色成分別に分離して一つのラインメモリに貯蔵した後に、ブロックフォーマットに読み出しに適する順序にブロック単位に読み出してJPEGエンジンに伝達する。一つの統合ラインメモリを使用するので、メモリの大きさを減らすことができ、これによって、チップサイズを減少させることができる。【選択図】 図4
請求項（抜粋）：
ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理装置において、 所定の水平解像度及び垂直解像度を有するラスタスキャン順序の画像データを供給する画像データ処理器と、 複数のラインの画像データを貯蔵するためのラインメモリと、 前記ラインメモリに対する共通読み出し/書き込みアドレスを発生するアドレス発生ブロックと、 前記ラインメモリからブロックスキャン順序の画像データが伝達されるエンコーダとを含み、 前記アドレス発生ブロックは、 画像データの読み出し及び書き込みが行われるブロックのアドレスを発生するブロックアドレス発生器と、 前記ラインメモリに対する以前の共通読み出し/書き込みアドレスと現在の共通読み出し/書き込みアドレスとの間のラインオフセットを提供するラインオフセット発生器と、 前記ブロックアドレスと前記ラインオフセットに基づいて前記ラインメモリに対する前記共通読み出し/書き込みアドレスを発生するアドレス発生器とを含むことを特徴とする画像データ処理装置。
IPC (4件)：
H04N1/41 ,  G06T1/60 ,  H04N1/21 ,  H04N7/24
FI (4件)：
H04N1/41 B ,  G06T1/60 450G ,  H04N1/21 ,  H04N7/13 Z
Fターム (21件)：
5B047CA21 ,  5B047CB25 ,  5B047EA02 ,  5B047EA09 ,  5B047EB12 ,  5B047EB13 ,  5C059LA04 ,  5C059MA00 ,  5C059MA23 ,  5C059PP16 ,  5C059UA02 ,  5C059UA36 ,  5C073AA01 ,  5C073AA04 ,  5C073BB02 ,  5C073CA01 ,  5C078BA57 ,  5C078CA27 ,  5C078CA34 ,  5C078DA01 ,  5C078DB16
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM